一种新型Raid扣卡的制作方法

本实用新型涉及服务器存储设备技术领域，具体提供了一种新型Raid扣卡。

背景技术：

RAID是一种把多块独立的物理硬盘按不同方式组合起来形成一个逻辑硬盘，从而提供比单个硬盘有着更高的性能和提供数据冗余的技术。RAID卡一般分为硬RAID卡和软RAID卡两种，通过用硬件来实现RAID功能的就是硬RAID，独立的RAID卡，主板集成的RAID芯片都是硬RAID。通过软件并使用CPU的RAID卡是指使用CPU来完成RAID的常用计算，软件RAID占用CPU资源较高，绝大部分服务器设备是硬件RAID。在现有技术中，使用常规的逻辑电路模块来实现对掉电保护和超级电容充放电模块的控制，该方法常规的逻辑电路零件比较多，占用空间多，导致板卡空间太紧促。

技术实现要素：

为解决上述问题，本实用新型提出了一种新型Raid扣卡，可以简化逻辑电路，减少零件数量。

本实用新型实施例提供了一种新型Raid扣卡，包括：

Raid控制器、mezz连接器、SAS连接器、CPLD芯片、DDR4内存颗粒、存储模块、电源模块、超级电容充放电模块；

所述Raid控制器通过mezz连接器与主板相连；所述Raid控制器通过PCIEx8与所述mezz连接器互相通信；所述mezz连接器还与与电源模块相连；

所述Raid控制器通过SAS连接器与外接硬盘相连，传输SAS3.0信号；所述Raid控制器通过I2C协议与CPLD芯片进行通信；

所述超级电容充放电模块与电源模块直接相连，用于板卡掉电时提供供电保护。

进一步的，所述述新型Raid扣卡还包括调试接口；所述调试接口分别与Raid控制器和CPLD芯片相连。

进一步的，所述调试接口包括URAT调试接口、CPLD调试接口JTAG和raid控制器调试接口EJTAG。

进一步的，通过调试接口URAT和调试接口EJTAG为Raid控制器输入控制命令；通过调试接口JTAG为CPLD芯片输入控制命令。

进一步的，所述新型Raid扣卡还包括超级电容接口；所述超级电容接口与所述超级电容充放电模块相连。

进一步的，所述SAS连接器包括2个x4slimesas。

进一步的，所述DDR4内存颗粒包括内存颗粒1、内存颗粒2、内存颗粒3、内存颗粒4和内存颗粒5。

进一步的，所述存储模块包括SPD SEEPROM、BOOT SEEPROM、SPI Flash、NVSRAM、NAND FLASH；

所述SPD SEEPROM用于记录内存信息；

所述BOOT SEEPROM用于记录启动配置；

所述SPI Flash用记录Firmware存放位置和Raid；

所述NVRAM用于存放错误信息；

所述NAND FLASH用于存储掉电时DDR4模块内存中的信息。

进一步的，所述Raid控制器通过I2C接口与所述SPD SEEPROM互相通信；所述Raid控制器通过I2C接口与所述BOOT SEEPROM互相通信；所述Raid控制器通过SPI接口与所述SPI Flash互相通信；所述Raid控制器通过SPI接口与所述NVRAM互相通信；所述Raid控制器通过SPI接口与所述NAND FLASH互相通信。

技术实现要素：
中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述一种新型Raid扣卡具有如下优点或有益效果：

本实用新型设计一种新型Raid扣卡，包括Raid控制器、mezz连接器、SAS连接器、CPLD芯片、DDR4内存颗粒、存储模块、电源模块、超级电容充放电模块，选择合适的mezz连接器，作为raid扣卡与主板信号传输之用。MEZZ卡是中间层连接器，一般采用PCIe总线，用来扩展PCIe的网卡，SAS卡等。其优点是比标准的PCIe连接器小，安装上mezz卡后比较节省空间。该新型Raid扣卡包括2个x4slimesas，用于对外连接硬盘，传输SAS3.0信号。该接口比常规的sas接口更小型化，更节约空间。添加CPLD芯片，用于管理板卡上下电、复位等操作。通过CPLD内部软件编程，实现对掉电保护和超级电容充放电的逻辑控制。DDR4内存颗粒包括内存颗粒1、内存颗粒2、内存颗粒3、内存颗粒4和内存颗粒5。存储模块包括SPD SEEPROM、BOOT SEEPROM、SPI Flash、NVSRAM、NAND FLASH，SPD SEEPROM用于记录内存信息；BOOTSEEPROM用于记录启动配置；SPI Flash用记录Firmware存放位置和Raid；NVRAM用于存放错误信息；NAND FLASH用于存储掉电时DDR4模块内存中的信息，待供电正常以后，控制器会从NAND FLASH中将信息读到内存中，继续执行任务。Raid控制器通过I2C接口与SPD SEEPROM、BOOT SEEPROM互相通信；Raid控制器通过SPI接口与SPI Flash、NVRAM和NAND FLASH互相通信。该Raid扣卡还包括调试接口和超级电容接口。采用了CPLD内软件编程来代替传统的逻辑电路，使raid卡内零件数量大大减少，降低了研发成本，缩短了开发周期。该raid扣卡功能完整，易于实现，且面积较小，可以直接扣在主板上，充分利用了主板上方空间，而不浪费PCIE槽位，实用性较高，搭配灵活，满足了客户的定制化需求，提高了产品竞争力。

附图说明

图1为本实用信息实施例1一种新型Raid扣卡结构示意图；

具体实施方式

为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本实用新型进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。此外，本实用新型可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本实用新型省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本实用新型。

实施例1

如图1所示：本实用新型实施例1提供了一种新型Raid扣卡结构示意图。

一种新型Raid扣卡包括：Raid控制器、mezz连接器、SAS连接器、CPLD芯片、DDR4内存颗粒、存储模块、电源模块、超级电容充放电模块，还包括调试接口和超级电容接口。

Raid控制器通过mezz连接器与主板相连，将raid扣卡通过mezz连接器扣在服务器主板上。Raid控制器通过PCIEx8与mezz连接器互相通信，mezz连接器还与与电源模块相连，为电源模块提供电源供给。选择合适的mezz连接器，作为raid扣卡与主板信号传输之用。MEZZ卡是中间层连接器，一般采用PCIe总线，用来扩展PCIe的网卡，SAS卡等。其优点是比标准的PCIe连接器小，安装上mezz卡后比较节省空间。在本发明实施例1中，RAID控制器型号选择PM8204，加入DDR4内存颗粒，其中DDR4内存颗粒包括内存颗粒1、内存颗粒2、内存颗粒4、内存颗粒4和内存颗粒5。

SAS连接器选择2个x4slimesas，用于对外连接硬盘，传输SAS3.0信号。该接口比常规的sas接口更小型化，更节约空间。

添加CPLD芯片，用于管理板卡上下电、复位等操作。通过CPLD内部软件编程，实现对掉电保护和超级电容充放电的逻辑控制。CPLD芯片与Raid控制器之间通过I2C协议进行通信。

存储模块包括SPD SEEPROM、BOOT SEEPROM、SPI Flash、NVSRAM、NANDFLASH，SPD SEEPROM用于记录内存信息；BOOT SEEPROM用于记录启动配置；SPI Flash用记录Firmware存放位置和Raid；NVRAM用于存放错误信息；NANDFLASH用于存储掉电时DDR4模块内存中的信息，待供电正常以后，控制器会从NAND FLASH中将信息读到内存中，继续执行任务。Raid控制器通过I2C接口与SPD SEEPROM互相通信；Raid控制器通过I2C接口与BOOT SEEPROM互相通信；Raid控制器通过SPI接口与SPI Flash互相通信；Raid控制器通过SPI接口与NVRAM互相通信；Raid控制器通过SPI接口与NAND FLASH互相通信。

超级电容充放电模块与电源模块相连，用于板卡掉电时候提供供电保护。超级电容充放电模块通过超级电容接口连接在Raid扣卡上面。

一种新型Raid扣卡还包括调试接口；调试接口分别与Raid控制器和CPLD芯片相连。调试接口包括URAT调试接口、CPLD调试接口JTAG和raid控制器调试接口EJTAG。通过调试接口URAT和调试接口EJTAG为Raid控制器输入控制命令；通过调试接口JTAG为CPLD芯片输入控制命令。

尽管说明书及附图和实施例对本实用新型创造已进行了详细的说明，但是，本领域技术人员应当理解，仍然可以对本实用新型创造进行修改或者等同替换；而一切不脱离本实用新型创造的精神和范围的技术方案及其改进，其均涵盖在本实用新型创造专利的保护范围当中。