1.一种积和运算器，其中，
具备积运算部及和运算部，
所述积运算部具备多个积运算元件，
所述多个积运算元件各自为电阻变化元件，
所述和运算部具备检测来自所述多个积运算元件的输出的合计值的输出检测器，
所述电阻变化元件具备熔断部，
所述熔断部在来自所述电阻变化元件的输出电流增加的故障产生于所述电阻变化元件的情况下断线。
2.根据权利要求1所述的积和运算器，其中，
所述熔断部断线之后的来自所述电阻变化元件的所述输出电流比所述电阻变化元件的正常工作时的来自所述电阻变化元件的所述输出电流减少。
3.根据权利要求1或2所述的积和运算器，其中，
所述电阻变化元件具有写入端子、共用端子、及读出端子。
4.根据权利要求3所述的积和运算器，其中，
所述熔断部具备于所述读出端子。
5.根据权利要求3所述的积和运算器，其中，
所述熔断部具备于所述共用端子。
6.根据权利要求1或2所述的积和运算器，其中，
所述电阻变化元件为呈现磁阻效应的磁阻效应元件，
所述磁阻效应元件具有：
具有磁壁的磁化自由层；
磁化方向被固定的磁化固定层；以及
被所述磁化自由层与所述磁化固定层夹持的非磁性层。
7.根据权利要求4所述的积和运算器，其中，
所述读出端子还具备配线部，
所述输出电流按照所述配线部、所述熔断部的顺序或所述熔断部、所述配线部的顺序在所述配线部和所述熔断部流通，
与所述输出电流流通的方向垂直的所述熔断部的截面面积比与所述输出电流流通的方向垂直的所述配线部的截面面积小。
8.根据权利要求4所述的积和运算器，其中，
所述读出端子还具备配线部，
所述输出电流按照所述配线部、所述熔断部的顺序或所述熔断部、所述配线部的顺序在所述配线部和所述熔断部流通，
在所述输出电流增加的故障产生于所述电阻变化元件的情况下，所述熔断部比所述配线部容易断线。
9.根据权利要求4所述的积和运算器，其中，
所述读出端子还具备配线部，
所述输出电流按照所述配线部、所述熔断部的顺序或所述熔断部、所述配线部的顺序在所述配线部和所述熔断部流通，
所述熔断部的材料的熔点比所述配线部的材料的熔点低。
10.根据权利要求6所述的积和运算器，其中，
所述电阻变化元件还具有写入端子、共用端子、及读出端子，
所述熔断部配置于比所述磁化固定层更靠所述读出端子的一侧。
11.根据权利要求3所述的积和运算器，其中，
所述电阻变化元件还具有将写入端子或共用端子与读出端子连接的通路，
所述通路具备小径部和大径部，
所述输出电流按照所述小径部、所述大径部的顺序或所述大径部、所述小径部的顺序在所述小径部和所述大径部流通，
所述小径部作为所述熔断部发挥作用。
12.根据权利要求5所述的积和运算器，其中，
所述共用端子具备小径部和大径部，
所述输出电流按照所述小径部、所述大径部的顺序或所述大径部、所述小径部的顺序在所述小径部和所述大径部流通，
所述小径部作为所述熔断部发挥作用。
13.根据权利要求5所述的积和运算器，其中，
所述共用端子还具备配线部，
所述输出电流按照所述配线部、所述熔断部的顺序或所述熔断部、所述配线部的顺序在所述配线部和所述熔断部流通，
与所述输出电流流通的方向垂直的所述熔断部的截面面积比与所述输出电流流通的方向垂直的所述配线部的截面面积小。
14.根据权利要求5所述的积和运算器，其中，
所述共用端子还具备配线部，
所述输出电流按照所述配线部、所述熔断部的顺序或所述熔断部、所述配线部的顺序在所述配线部和所述熔断部流通，
在所述输出电流增加的故障产生于所述电阻变化元件的情况下，所述熔断部比所述配线部容易断线。
15.根据权利要求5所述的积和运算器，其中，
所述共用端子还具备配线部，
所述输出电流按照所述配线部、所述熔断部的顺序或所述熔断部、所述配线部的顺序在所述配线部和所述熔断部流通，
所述熔断部的材料的熔点比所述配线部的材料的熔点低。
16.根据权利要求3所述的积和运算器，其中，
所述电阻变化元件还具有将写入端子或共用端子与读出端子连接的通路及低熔点材料层，
所述输出电流按照所述通路、所述低熔点材料层的顺序或所述低熔点材料层、所述通路的顺序在所述通路和所述低熔点材料层流通，
所述低熔点材料层作为所述熔断部发挥作用。
17.根据权利要求3所述的积和运算器，其中，
所述电阻变化元件还具有将写入端子或共用端子与读出端子连接的通路，
所述通路具备配线材料部和具有比所述配线材料部低的熔点的低熔点材料部，
所述输出电流按照所述配线材料部、所述低熔点材料部的顺序或所述低熔点材料部、所述配线材料部的顺序在所述配线材料部和所述低熔点材料部流通，
所述低熔点材料部作为所述熔断部发挥作用。
18.一种神经形态器件，其具备权利要求1～17中任一项所述的积和运算器。
19.一种神经形态器件，具备权利要求1或2所述的积和运算器，其中，
所述电阻变化元件具有写入端子、共用端子、及读出端子，
并且所述电阻变化元件是具备具有磁壁的磁化自由层、磁化方向被固定的磁化固定层、和被所述磁化自由层与所述磁化固定层夹持的非磁性层且呈现磁阻效应的磁阻效应元件，
所述熔断部具备于所述共用端子，
所述熔断部配置于比所述磁化自由层、所述磁化固定层及非磁性层更靠神经形态器件的外表面的附近。
20.一种积和运算器的使用方法，是权利要求1所述的积和运算器的使用方法，其中，
包含：
相对于所述多个积运算元件，施加比所述电阻变化元件的读出电压大的电压的第一步骤；和
相对于所述多个积运算元件的至少一个施加所述读出电压的第二步骤。