一种感知处理器NBTI效应延时的检测电路及其方法与流程

本发明涉及一种处理器检测电路及其方法，具体为一种感知处理器nbti效应延时的检测电路及其方法，属于高性能处理器可靠性领域。

背景技术：

根据国际半导体技术蓝图预测，随着工艺尺寸的不断缩小，负偏置温度不稳定性（nbti）引起的电路老化，将逐渐成为影响芯片可靠性与降低芯片使用寿命的关键因素。由于nbti效应，pmos的阈值电压δvth可达+100mv，从而导致数据路径整体时延的增加、导致错误的发生。对于航空航天、汽车电子等系统中微处理，其生命周期极为漫长（多为10年以上）、工作环境更为恶劣，长时间的高温，高压，高负荷的工作，会加速处理器的老化，也给处理器的生命周期带来了严峻的挑战。

微处理器电路设计工作中，在给定的环境条件和工作模式下，如何使电路中每条路径的nbti退化量都能够被准确又快捷地计算出来，是一个十分关键的问题。所以，准确预测nbti效应影响下的处理器组合逻辑延迟，对可靠性电路设计和电路关键路径选择分析意义重大。

2007年，斯坦福大学的s.mitra小组将sensor电路内嵌入一个标准触发器中，该传感器电路利用延迟单元对时钟信号进行延迟，形成检测窗口，来监测上一级组合逻辑中输出的时延，其创新之处在于sensor电路自身的抗老化性，但是复杂度太高，且监测窗口的大小不易控制。其后，有部分工作对其进行了改进，例如，2011年，j.semio于提出了一种在线自适应的老化传感器预测电路，并采用反馈电路对监测功能进行整合，显著提高了其性能。该类方法的主要缺陷在于：老化sensor只能判断电路老化是否已经导致故障的发生，不能度量电路的实际老化程度，无法为电路抗老化维护提供必要信息；无法具体检测出关键路径中的时序的余量，难以对处理器的可靠性设计提供细粒度的指导，此外，老化sensor的大量使用，会增加电路负载，増大电路功耗，降低电路性能。

技术实现要素：

本发明的目的是针对现有nbti效应造成的处理器电路老化失效，进而导致电路延时的问题，提供一种感知处理器nbti效应延时的检测电路及其方法，通过老化探测模块、与非门nand3将处理器关键路径输出的信号翻转信息转换为脉冲信号，通过老化测量模块对该脉冲信号进行处理计算，测量出关键路径的延时量，能够准确的反映出处理器具体的老化状态，为防护提供细粒度的信息。

为实现以上技术目的，本发明的技术方案是：一种感知处理器nbti效应延时的检测电路，包括老化探测模块及老化测量模块，其特征在于，所述老化探测模块的输入端与处理器关键路径的输出端连接，所述老化探测模块的输出端通过多路复用器与老化测量模块的输入端连接，所述老化测量模块的输出端输出处理器关键路径的延时量。

进一步地，所述老化探测模块包括主锁存器d1、从锁存器d2、从锁存器d3、反相器not1、反相器not2、与非门nand1、与非门nand2及非门nand3，关键路径输出的信号翻转信息输入到主锁存器d1的输入d端，主锁存器d1的输出qm端分别与从锁存器d2的输入d端、反相器not1的输入端连接，主锁存器d1的输出qmn端与反相器not2的输入端连接，从锁存器d2的输出q端与从锁存器d3的输入d端连接，从锁存器d3的输出qs端与反相器not1的输出端分别接入与非门nand1的输入端，从锁存器d3的输出qsn端与反相器not2的输出端分别接入与非门nand2的输入端，与非门nand1的输出端pf和与非门nand2的输出端pr分别接入一个多路复用器的输入端；所述多路复用器的输出端接入与非门nand3的输入端，所述非门nand3的输出端输出关键路径脉冲信号。

进一步地，所述老化测量模块包括环形振荡器模块、延时线模块和n位计数器模块，所述延时线模块的输入端与非门nand3的输出端连接，所述环形振荡器模块的输入端与延时线模块的输出端连接，所述环形振荡器模块和延时线模块的输出端均与n位计数器模块的输入端连接，所述n位计数器模块的输出端输出处理器关键路径的延时量。

进一步地，所述环形振荡器模块由一个与非门和n个与门串联组成环形振荡回路，其中，与非门产生正反馈。

进一步地，所述环形振荡器模块的振荡周期为tro=ntdelay，其中n是与门的个数，tdelay为门的传输延迟时间，通过改变电路中与门的个数可以改变电路的振荡周期。

进一步地，所述延时线模块由多个非门串联组成，且延时线模块的频率大于环形振荡器模块的振荡频率。

进一步地，所述n位计数器模块计算脉冲信号的延迟量，计算公式为：pulsewidth=k*tro+（n1-n2）*tdelay，其中tro为环形振荡器模块的周期，tdelay为延时线模块的周期，k为n位计数器模块数到脉冲边沿的个数。

进一步地，处理器包含多条关键路径，每条关键路径上均连接一个老化探测模块，每个老化探测模块均通过两个多路复用器与老化测量模块连接。

进一步地，还包括控制模块，所述控制模块分别与老化探测模块、老化测量模块、多路复用器连接。

为了进一步实现以上技术目的，本发明还提出一种检测nbti效应电路延时的处理器检测方法，其特征是，包括如下步骤：

步骤一：将处理器每条关键路径末端的触发器与一个老化探测模块连接，获得该关键路径的信号翻转信息；

步骤二：将每个老化探测模块均与两个多路复用器连接，多路复用器接收老化探测模块输出的信息，并根据控制模块输出控制使能信号，判断输入哪一条路径中的信息，同时并输出该路径信息；

步骤三：将该路径信息输入非门nand3，通过非门nand3将该路径信息转换为脉冲信号，并将该脉冲信号输出给老化测量模块；

步骤四：将脉冲信号输入延时线模块，通过延时线模块将脉冲信息完整的传递到n位计数器模块，同时通过环形振荡器模块和n位计数器模块计算量化路径的延时时间。

与传统感知nbti效应电路延时的处理电路相比，本发明具有以下优点：

（1）本发明利用使能信号控制老化探测模块的打开或关闭，使模块在不工作时处于关闭状态，能更好的降低整个电路的动态功耗，同时老化探测模块的结构简单，具有较低的面积与功耗的开销，可以方便地嵌入到处理器中；

（2）本发明可以细粒度的测量出关键路径的延时信息，能够准确的反映出处理器具体的老化状态，为防护提供细粒度的信息；

（3）本发明的环形振荡器模块与传统的环形振荡器相比，具有更加灵活的结构及频率调整，并且能够经电子设计自动化(eda)软件综合后，得到对应的电路结构；

（4）本发明的所有结构及模块全部为rtl级实现，能更好的与处理器的ip核一起综合。

附图说明

图1是本发明整体结构框图。

图2是本发明中老化探测模块的电路原理图。

图3是本发明中多路复用器与老化测量模块的架构图。

图4是本发明中环形振荡器模块的电路原理图。

图5是本发明中老化探测模块在处理器中所嵌入位置的结构示意图。

图6是本发明老化探测模块的时序图。

图7是本发明老化测量模块的时序图。

附图标记说明：1-老化探测模块、2-老化测量模块、21-环形振荡器模块、22-延时线模块、23-n位计数器模块、3-多路复用器、4-控制模块。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

实施例1：如附图1所示，本实施例1中一种感知处理器nbti效应延时的检测电路，包括老化探测模块1及老化测量模块2，所述老化探测模块1的输入端与处理器关键路径的输出端连接，所述老化探测模块1的输出端通过两个多路复用器3与老化测量模块2的输入端连接，所述老化测量模块2的输出端输出处理器关键路径的延时量；

还包括控制模块4，所述控制模块4分别与老化探测模块1、老化测量模块2、多路复用器3连接。

如附图2和图3所示，所述老化探测模块1包括主锁存器d1、从锁存器d2、从锁存器d3、反相器not1、反相器not2、与非门nand1、与非门nand2及非门nand3，关键路径输出的信号翻转信息输入到主锁存器d1的输入d端，主锁存器d1的输出qm端分别与从锁存器d2的输入d端、反相器not1的输入端连接，主锁存器d1的输出qmn端与反相器not2的输入端连接，从锁存器d2的输出q端与从锁存器d3的输入d端连接，从锁存器d3的输出qs端与反相器not1的输出端分别接入与非门nand1的输入端，从锁存器d3的输出qsn端与反相器not2的输出端分别接入与非门nand2的输入端，与非门nand1的输出端pf和与非门nand2的输出端pr分别接入一个多路复用器3的输入端，同时控制模块4输出的控制使能信号controlvector输入多路复用器3的en端，所述多路复用器3的输出端接入与非门nand3的输入端，所述非门nand3的输出端输出关键路径脉冲信号；同时通过控制模块3的使能信号控制老化探测模块1的开启或关闭；

所述老化探测模块1通过主锁存器d1的输入d端捕获关键路径触发器的信号翻转信息，与非门nand1、与非门nand2及非门nand3对该信息进行处理，将信号翻转信息转换生成脉冲信号，其脉冲宽度代表电路的时序余量。

所述老化测量模块2包括环形振荡器模块21、延时线模块22和n位计数器模块23，所述延时线模块22的输入端与非门nand3的输出端连接，所述环形振荡器模块21的输入端与延时线模块22的输出端连接，所述环形振荡器模块21和延时线模块22的输出端均与n位计数器模块23的输入端连接，所述n位计数器模块23的输出端输出处理器关键路径的延时量。

如图4所示，所述环形振荡器模块21由一个与非门和n个与门串联组成环形振荡回路；所述环形振荡器模块21的振荡周期为tro=2ntdelay，其中n是与门的个数，tdelay为门的传输延迟时间，通过改变电路中与门的个数可以改变电路的振荡周期；

其中，与非门产生正反馈，n个串联的与门起到延时缓冲的作用，通过改变门的数量以及门的种类改变输出端的振荡频率，同时环形振荡器模块21不受“奇数”个门的限制，只要保障第一个门得到正反馈就可以形成振荡；

所述延时线模块22由多个非门串联组成，且延时线模块22的频率大于环形振荡器模块21的振荡频率。

所述n位计数器模块23计算脉冲信号的延迟量，计算公式为：pulsewidth=k*tro+（n1-n2）*tdelay，其中tro为环形振荡器模块21的周期，tdelay为延时线模块22的周期，k为n位计数器模块23数到脉冲边沿的个数。

如图5所示，处理器包含多条关键路径path1、path2……pathn，每条关键路径上均连接一个老化探测模块1，每个老化探测模块1均通过两个多路复用器3与老化测量模块2连接；所述老化探测模块1在处理器中所嵌入的位置，在每个关键路径的触发器的末端，接受关键路径触发器的信号信息，一个触发器可以为多条关键路径的结束点，即触发器可能在多条关键路径中，这样他们可以共用同一个老化探测器模块1，这样可以减少插入的老化探测模块1的数量，减少电路面积及功耗；同时为了减少功耗以及面积的开销，所有的老化探测模块1共用一个老化测量模块2，多路复用器3可识别并分开每个老化测量模块2的信息，达到独立测量每一条路径的延时。

本实施例1中的控制模块4包括单片机。

如上实施例1的一种检测nbti效应电路延时的处理器检测方法，其特征是，包括如下步骤：

步骤一：将处理器每条关键路径末端的触发器与一个老化探测模块1连接，获得该关键路径的信号翻转信息；

步骤二：将每个老化探测模块1均与两个多路复用器3连接，多路复用器3接收老化探测模块1输出的信息，并根据控制模块4输出控制使能信号，判断输入哪一条路径中的信息，同时并输出该路径信息；

如图6所示，为老化探测模块1的时序图，clk为时钟信号波形，en为使能信号波形，d为主锁存器d1的输入d端信号波形，qm为主锁存器d1的输出端信号波形，q为从锁存器d2的输出q端信号波形，qs为从锁存器d3的输出qs端信号波形，pf为与非门nand1输出端的信号波形，pr为与非门nand2输出端的信号波形；老化探测模块1对关键路径的信号翻转信息进行处理，输出信号波形为pr、pf；

步骤三：将pr、pf信号波形输入非门nand3，通过老化探测模块1和非门nand3的处理，将该路径信息转换为脉冲信号，并将该脉冲信号输出给老化测量模块2；

步骤四：将脉冲信号输入延时线模块22，通过延时线模块22将脉冲信息完整的传递到n位计数器模块4，同时通过环形振荡器模块21和n位计数器模块23计算量化路径的延时时间；

如图7所示，为老化测量模块2的时序图，en为使能信号波形，ro_clk为环形振荡器模块21的波形图，tdelay为延时线模块3的波形图，pulse为脉冲信号的延迟量；环线振荡器模块21由与非门和与门组成环形回路，产生0-1循环的振荡信号。

以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。