Windows实时性增强的虚拟无线电实现装置、方法、介质、及终端与流程

本申请涉及通信技术领域，特别是涉及windows实时性增强的虚拟无线电实现装置、方法、介质、及终端。

背景技术：

随着移动信息系统领域的扩大和技术复杂度不断提高，为了克服技术复杂度而带来的问题，以及满足应用多样性的需求特别是军事通信对宽带技术的需求，科学家们提出了在通用硬件平台上利用不同软件编程方法--软件无线电。目前软件无线电有两种实现方式：基于可编程fpga和dsp实现的软件无线电和基于通用处理器(gpp)实现的虚拟无线电。传统的基于fpga和dsp实现的软件无线电优点是计算速度快、实时性强等。但是通用性不强，测试环境复杂，用户交互界面不友好，可移植性较差、硬件的依赖性对开发人员提出了很高的要求。基于通用处理器实现的虚拟无线电随着统一处理器处理能力的极大提升，受到了学术界和工业界的广泛关注。虚拟无线电开发成本低、开发周期短、具备良好的灵活性。虚拟无线电中的双向通信系统主要有基于linux操作系统，和基于windows操作系统两种。基于linux的双向操作系统缺点是用户少，覆盖不广泛以及操作复杂。然而基于windows操作系统的双向通信交互系统，因为windows操作系统本身实时性不强的特点，不能保证通信系统的实时性的要求未能广泛应用。

申请内容

鉴于以上所述现有技术的缺点，本申请的目的在于提供windows实时性增强的虚拟无线电实现装置、方法、介质、及终端用于解决现有技术中的问题。

为实现上述目的及其他相关目的，本申请的第一方面提供一种基于rtx的软件无线电通信装置，所述装置包括：射频前端模块，用于接收外部数据和/或将数据发送至外部；数据处理模块，用于处理数据；数据传输模块，其包括无限状态机、第一存储模块，用于控制所述射频前端模块和数据处理模块之间的数据传输；其中，所述无限状态机在接收到请求接收传输自所述射频前端模块的数据的接收请求信号时，检测所述第一存储模块的使用状态；若检测到所述第一存储模块处于未被占用的状态，则接受该接收请求，以将待接收数据写入所述第一存储模块中，以供所述数据处理模块获取并处理所述待接收数据；若检测到所述第一存储模块处于被占用的状态，则在移走所述第一存储模块中的当前数据后，接受该接收请求，以将待接收数据写入所述第一存储模块中，以供所述数据处理模块获取并处理所述待接收数据。

于本申请的第一方面的一些实施例中，所述数据传输模块包括第二存储模块；其中：所述无限状态机将传输自所述数据处理模块的待发送数据写入所述第二存储模块中，并发出发送请求信号，以将所述第二存储模块中的待发送数据发送至所述射频前端模块。

于本申请的第一方面的一些实施例中，所述射频前端模块布设于第一硬件模块上；所述数据处理模块布设于第二硬件模块上；所述数据传输模块分布布设于所述第一硬件模块和第二硬件模块上。

于本申请的第一方面的一些实施例中，所述第一硬件模块包括fpga硬件板块，所述第二硬件模块包括多核cpu的通用处理器。

于本申请的第一方面的一些实施例中，布设于所述第一硬件模块上的所述数据传输模块包括：第一缓存模块，用于缓存来自射频前端模块的数据；第二缓存模块，用于缓存发送至射频前端模块的数据；接收控制器，用于控制射频前端模块的数据接收，并向所述无限状态机发送所述接收请求信号；发送控制器，用于控制射频前端模块的数据发送，并接收来自所述无限状态机的所述发送请求信号；ip内核模块。

于本申请的第一方面的一些实施例中，布设于所述第二硬件模块上的所述数据传输模块包括所述第一存储模块和第二存储模块，还包括：接口模块，其与所述ip内核模块通过数据总线相连，以传输所述第一硬件模块和第二硬件模块之间的数据。

于本申请的第一方面的一些实施例中，所述数据处理模块包括：接收物理层处理模块，用于获取并处理所述第一存储模块中的数据；发送物理层处理模块，用于将处理后的数据发送至所述第二存储模块中；接收mac层处理模块，用于对经所述接收物理层处理模块处理后的数据进行mac层及更高层处理；发送mac层处理模块，用于对数据进行mac层及更高层处理后发送至所述发送物理层处理模块。

于本申请的第一方面的一些实施例中，所述射频前端模块包括：接收天线模块，用于接收外部数据并传输至所述数据传输模块；发送天线模块，用于将来自所述数据传输模块的数据发送至外部。

于本申请的第一方面的一些实施方式中，所述数据传输模块还包括接收控制器、发送控制器、第二存储模块；所述数据处理模块包括接收物理层处理模块和发送物理层处理模块；所述无限状态机包括：第一核模块，用于接收来自接收控制器的接收请求信号，且用于通过所述接口模块将发送请求信号发送至发送控制器，且用于在接受接收请求前向第二核模块发送检测所述第一存储模块的使用状态的中断信号，还用于在收到发送请求信号后向第三核模块发送将数据写入第二存储模块的中断信号；第二核模块，用于控制接收物理层处理模块；第三核模块，用于控制发送物理层处理模块。

为实现上述目的及其他相关目的，本申请的第二方面提供一种windows实时性增强的通信方法，应用于软件无线电通信装置中的无限状态机；所述软件无线电通信装置还包括：射频前端模块、数据处理模块、以及数据传输模块；所述数据传输模块包括第一存储模块；所述方法包括：在接收到请求接收传输自所述射频前端模块的数据的接收请求信号时，检测所述第一存储模块的使用状态；若检测到所述第一存储模块处于未被占用的状态，则接受该接收请求，以将待接收数据写入所述第一存储模块中，以供所述数据处理模块获取并处理所述待接收数据；若检测到所述第一存储模块处于被占用的状态，则在移走所述第一存储模块中的当前数据后，接受该接收请求，以将待接收数据写入所述第一存储模块中，以供所述数据处理模块获取并处理所述待接收数据。

为实现上述目的及其他相关目的，本申请的第三方面提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现所述windows实时性增强的通信方法。

为实现上述目的及其他相关目的，本申请的第四方面提供一种电子终端，包括：处理器及存储器；所述存储器用于存储计算机程序，所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行所述windows实时性增强的通信方法。

如上所述，本申请的基于rtx的软件无线电通信装置、方法、介质、及终端，具有以下有益效果：本申请采用了rtx针对windows实时性扩展特性，设计了一种基于windows操作系统可增强实时性的双向通信系统实现方法。本方法通过使用中断的方式实现硬件板卡与通用处理器时钟对齐，拥有基于windows通信系统的优点，同时也可提升通信系统的实时性，具有良好的应用前景。

附图说明

图1显示为本申请一实施例中基于rtx的软件无线电通信装置的示意图。

图2显示为本申请一实施例中无限状态机fsm的结构示意图。

图3显示为本申请一实施例中数据接收过程的流程示意图。

图4显示为本申请一实施例中数据发送过程的流程示意图。

图5a显示为本申请一实施例中第一核模块(c0)的多个状态的示意图。

图5b显示为本申请一实施例中第一核模块(c0)的多个状态的示意图。

图6显示为本申请一实施例中第二核模块(c1)的多个状态的示意图。

图7显示为本申请一实施例中第三核模块(c2)的多个状态的示意图。

图8显示为本申请一实施例中windows实时性增强的通信方法的流程示意图。

图9显示为本申请一实施例中电子终端的结构示意图。

具体实施方式

以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，在下述描述中，参考附图，附图描述了本申请的若干实施例。应当理解，还可使用其他实施例，并且可以在不背离本申请的精神和范围的情况下进行机械组成、结构、电气以及操作上的改变。下面的详细描述不应该被认为是限制性的，并且本申请的实施例的范围仅由公布的专利的权利要求书所限定。这里使用的术语仅是为了描述特定实施例，而并非旨在限制本申请。空间相关的术语，例如“上”、“下”、“左”、“右”、“下面”、“下方”、“下部”、“上方”、“上部”等，可在文中使用以便于说明图中所示的一个元件或特征与另一元件或特征的关系。

在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”、“固持”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

再者，如同在本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文中有相反的指示。应当进一步理解，术语“包含”、“包括”表明存在所述的特征、操作、元件、组件、项目、种类、和/或组，但不排除一个或多个其他特征、操作、元件、组件、项目、种类、和/或组的存在、出现或添加。此处使用的术语“或”和“和/或”被解释为包括性的，或意味着任一个或任何组合。因此，“a、b或c”或者“a、b和/或c”意味着“以下任一个：a；b；c；a和b；a和c；b和c；a、b和c”。仅当元件、功能或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。

传统的双向通信软件无线电系统采用的是基于dsp和fpga的方式，这种方式实时性强、计算速度快，目前已经应用于无线网接入系统。但是，基于dsp和fpga的传统的双向通信软件无线电系统通用性不强、测试环境复杂、用户界面不友好、可植入性差、硬件的依赖对开发人员要求很高。

因此，基于虚拟无线电的双向通信系统应运而生。基于虚拟无线电的双向通信系统开发成本低、周期短、无需可编程器件，在通用gpp上开发即可，开发人员能相对快速熟悉体系架构和开发环境，其次升级快捷，灵活性高。

基于linux实现的虚拟无线电双向通信系统是一种较典型的虚拟无线电双向通信系统，但该虚拟无线电双向通信系统往往需要较强的linux开发工具知识，界面不友好，开发工具少且难以快速掌握。

基于windows实现的虚拟无线电双向通信系统也是一种典型的虚拟无线电双向通信系，该虚拟无线电双向通信系统虽然摆脱了硬件的依赖性，且用户界面良好，容易入门，具有广大的用户量，但却难以满足通信协议严格的实时性要求而无法被广泛应用。

为了解决这些现有技术中的难题，本申请提出基于rtx的软件无线电通信装置、方法、介质、及终端，采用了rtx针对windows实时性扩展特性，设计了一种基于windows操作系统可增强实时性的双向通信系统实现方法。本方法通过使用中断的方式实现硬件板卡与通用处理器时钟对齐，拥有基于windows通信系统的优点，同时也可提升通信系统的实时性，具有良好的应用前景。下文，将结合具体的实施例来说明本申请的技术方案的工作原理。

如图1所示，展示本申请一实施例中基于rtx的软件无线电通信装置的示意图。于本实施例中，双向通信软件无线电系统主要包括：数据处理模块11、数据传输模块12、以及射频前端模块13。需要说明的是，在图1中，虚线箭头用于表示控制信号的传输方向，实线箭头用于表示数据信号的传输方向。

于本实施例中，数据处理模块11位于多核pc上，数据传输模块12跨越硬件板卡和多核pc，射频前端模块13位于硬件板卡上。所述多核pc例如为多核cpu的通用处理器，硬件板卡例如为通用fpga硬件板卡。

数据处理模块11

数据处理模块11位于多核pc上，主要包括接收物理层处理模块111(rxphy)、发送物理层处理模块112(txphy)、接收mac层处理模块113(rxmac)、发送mac层处理模块114(txmac)、以及未图示的更高层的通信协议层处理模块。更高层的通信协议层包括网络层协议、应用层协议、会话层协议等等。于本实施例中，物理层的数据处理进程在rtx的子系统rtss中进行，通信高层协议进程在win32子系统中进行。

发送过程中物理层协议处理包括对上层信源编码、信道编码、多路访问、调制的过程；接收过程中物理层协议处理则是相反的过程，相对应的转换有信源解码、信道解码、多路访问、解调的过程。

数据传输模块12

数据传输模块12跨越硬件板卡和多核pc，位于所述硬件板卡上的模块部分与位于多核pc上的模块部分通过pcie总线连接。数据传输模块12中的无限状态机121(fsm)、用做接收功能的第一存储模块122(ram)、用作发送功能的第二存储模块123(ram)、pcie接口124位于多核pc上；数据传输模块12中的pcieipcore125、第一缓存模块126(fifo)、第二缓存模块127(fifo)、接收控制器128(rxctr)、发送控制器129(txctr)位于硬件板卡上。硬件板卡与多核pc通过pcie总线相连，其可基于dma方式或者pio方式进行数据及控制信号的传输。

无限状态机121(fsm)控制着pcieipcore125向ram中读写数据、物理层处理将数据从ram中读写、以及物理层数据的处理操作。第一存储模块122(ram)是数据从pcie接口124读写的缓冲区，受无限状态机121(fsm)的控制。pcieipcore125与pcie接口124相连接，以发送数据和控制信号，其受无限状态机121(fsm)的控制。第一缓存模块126(fifo)和第二缓存模块127(fifo)是先进先出的缓冲器，射频前端收到的信号和准备放的信号都先存储在这一模块再进行下一步动作。接收控制器128(rxctr)控制射频前端的接收以及接收后发送信号，发送控制器129(txctr)控制射频前端的发送以及接收pc端的发送信号。

射频前端模块13

射频前端模块13主要包括接收天线模块131(rx)和发送天线模块132(tx)，主要用于接收来自天线的数据，以及用于将数据发送至天线中。

上文，就本申请中基于rtx的软件无线电通信装置的结构做了详细的解释与说明。本申请的主要思想旨在无限状态机通过中断方式控制数据收发以及数据处理的过程，来提升软件无线电系统的实时性。下文，将分别从数据发送过程和数据接收过程来详细说明无限状态机的工作原理。

如图2所示，展示本申请一实施例中无限状态机fsm的结构示意图。于本实施例中，无限状态机21(fsm)使用了3个核模块，其分别为：第一核模块(c0)、第二核模块(c1)、及第三核模块(c2)。需要说明的是，出于说明性目的而提供以上示例，并且以上示例不应被理解成是限制性的，即无限状态机21(fsm)所使用的核数量并不限于3个，整个过程也基于1个或者更多的核来完成。

在一实施例中，无限状态机21(fsm)用于实现如下功能：接收通过pcie接口22的来自于硬件板卡的数据信号；通过pcie接口22向硬件板卡发送数据信号；在接收数据信号前令第二核模块(c1)检测第一存储模块23(ram)的使用状态；在收到发送请求信号后向第三核模块(c2)发送将数据写入第二存储模块24(ram)的中断信号；控制接收物理层处理模块25(rxphy)的数据处理；控制发送物理层处理模块26(txphy)的数据处理。

具体而言，无限状态机21(fsm)的第一核模块(c0)用于接收通过pcie接口22的来自于硬件板卡的数据信号，通过pcie接口22向硬件板卡发送数据信号，在接收数据信号前令第二核模块(c1)检查第一存储模块ram是否可用，以及在收到发送请求信号后向第三核模块(c2)发送将数据写入第二存储模块24(ram)的中断信号。无限状态机21(fsm)的第二核模块(c1)用于控制接收物理层处理模块25(rxphy)的数据处理。无限状态机21(fsm)的第三核模块(c2)用于控制发送物理层处理模块26(txphy)的数据处理。

下文将结合图1和图2来说明第一核模块(c0)、第二核模块(c1)、第三核模块(c2)的工作原理：

在接收数据的情况下，第一核模块(c0)是产生中断的核心部分，pcie接口向第一核模块(c0)传入rx接收信号，第一核模块(c0)产生一个中断，在此过程中，检查ram是否被占用，若被占用，发送中断给第二核模块(c1)，通知第二核模块(c1)将ram中的数据进行搬移，若ram可用，则响应中断，此时，硬件板卡中的fifo可向ram中写数据。fifo向ram中数据写结束，第一核模块(c0)发送信号给第二核模块(c1)，通知第二核模块(c1)控制将数据从ram中搬移并进行物理层处理。需要说明的是，在接收数据的情况下所使用的ram是指位于数据接收流程中的ram。

为便于本领域技术人员理解，现结合图3中的流程图对无限状态机在数据接收中的工作流程做进一步的解释说明。结合图1和图3可知：接收天线模块rf开始接收信号，将数据存放至第一缓存模块fifo中。接收控制器rxctr给无限状态机中的第一核模块(c0)发送rxint的中断信息。第一核模块(c0)接收到该中断信息后向第二核模块(c1)发送通知其准备接收数据的rxint中断信息。第二核模块(c1)检测第一存储模块(ram)的使用状态，并在检测结束后向第一核模块(c0)发送一个中断响应信号。第一核模块(c0)向接收控制器rxctr发送已做好数据接收准备的通知信号。接收控制器rxctr在接收到通知信号后，用dma方式向第一存储模块(ram)中写数据。数据写入完成后，第二核模块(c1)令接收物理层处理模块(rxphy)将第一存储模块(ram)中的数据进行物理层处理，处理结束后通知第四核模块(c3)取出数据对数据做mac层及更高层的数据处理工作。

在发送数据的情况下，第三核模块(c2)接收到上层传入的数据，进行物理层数据处理，处理完毕通知第一核模块(c0)，向ram中写数据。c0产生中断，向pcie接口发送tx发送信号，通知硬件板卡准备接收数据，并向第三核模块(c2)发出等待数据写完的中断信号，写数据完毕后，第三核模块(c2)向第一核模块(c0)的中断做出响应，硬件板卡中的fifo从ram中读取数据。需要说明的是，在发送数据的情况下所使用的ram是指位于数据发送流程中的ram。

为便于本领域技术人员理解，现结合图4中的流程图对无限状态机在数据发送中的工作流程做进一步的解释说明。结合图1和图4可知：第四核模块(c3)对数据进行mac层操作结束后，通知第三核模块(c2)取走数据并对数据进行物理层操作。第三核模块(c2)进行物理层操作结束后将数据搬移至第二存储模块(ram)中，并在数据搬移结束后向第一核模块(c0)发送txint中断信息。第一核模块(c0)向硬件板卡中的接收控制器(txctr)发送通知信号。接收控制器(txctr)通过dma方式从第二存储模块(ram)中读取数据。读取结束后，向发送天线模块rf发送数据。

如图5a和5b所示，展示本申请一实施例中第一核模块(c0)的多个状态的示意图。于本实施例中，第一核模块(c0)共有4个状态，分别为：中断处理状态、tx物理层处理状态、rx物理层处理状态、以及win32进程处理状态。

在一实施例中，第一核模块(c0)的中断处理状态主要包括中断处理接收状态和中断处理发送状态，中断处理接收状态包括在接收状态时来自硬件板卡中的接收控制器rxctr的中断(rxint)以及在发送状态时接收来自c3核的中断(txint)。中断处理发送状态包括给第二核模块(c1)和第三核模块(c2)发送的中断信息。也即，第一核模块(c0)在rx物理层处理状态、tx物理层处理状态、或者win32进程处理状态下一旦收到中断rxint或是中断txint，便立马转向中断处理状态。

如图5a所示，第一核模块(c0)在收到中断(rxint)并处理完射频前端模块中rx的中断信息后，转向tx物理层处理状态；若此时没有txphy数据处理，或txphy数据处理结束，则转向rx物理层处理状态；若此时没有rx物理层数据处理，或rx物理层数据处理结束，则进入win32进程处理状态。需要说明的是，本实施例中第一核模块(c0)的状态变化过程由图5a中的虚线箭头表示。

如图5b所示，第一核模块(c0)在收到中断(txint)并处理完射频前端模块中rx的中断信息后，转向rx物理层处理状态；若此时没有rxphy数据处理，或rxphy数据处理结束，则转向tx物理层处理状态；若此时没有tx物理层数据处理，或tx物理层数据处理结束，则进入win32进程处理状态。。需要说明的是，本实施例中第一核模块(c0)的状态变化过程由图5b中的虚线箭头表示。

如图6所示，展示本申请一实施例中第二核模块(c1)的多个状态的示意图。于本实施例中，第二核模块(c1)共有4个状态，其分别为：rxdma控制状态、rx物理层处理状态、tx物理层处理状态、以及win32进程处理状态。

第二核模块(c1)的主要功能是rxdma控制，rxdma控制结束后，也即硬件板卡中接收控制器rxctr对pc核中ram进行dma写数据结束后，第二核模块(c1)转入rx物理层处理状态；rx物理层处理状态结束后进如tx物理层处理状态；若此时没有tx物理层处理，或是tx物理层处理结束，则进入win32进程处理状态。在rx物理层处理状态、tx物理层处理状态、以及win32进程处理状态这3种状态下只有收到中断rxint，则第二核模块(c1)立刻转向rxdma控制状态。

如图7所示，展示本申请一实施例中第三核模块(c2)的多个状态的示意图。于本实施例中，第三核模块(c2)共有4个状态，其分别为：txdma控制状态、rx物理层处理状态、tx物理层处理状态、以及win32进程处理状态。

第三核模块(c2)的主要功能是txdma控制。txdma控制结束后，也即硬件板卡中发送控制器txctr对pc核中ram进行dma读数据结束后，第三核模块(c2)转入tx物理层处理状态；tx物理层处理状态结束后进如rx物理层处理状态；若此时没有rx物理层处理，或是rx物理层处理结束，则进入win32进程处理状态；在rx物理层处理状态、tx物理层处理状态、以及win32进程处理状态这3种状态下只要收到中断txint，立马转向txdma控制状态。

应理解以上装置的各个模块的划分仅仅是一种逻辑功能的划分，实际实现时可以全部或部分集成到一个物理实体上，例如将射频前端模块、数据处理模块、以及数据传输模块集成到同一物理实体上，也可如上文中的实施例所展示的在物理上分开。且这些模块可以全部以软件通过处理元件调用的形式实现；也可以全部以硬件的形式实现；还可以部分模块通过处理元件调用软件的形式实现，部分模块通过硬件的形式实现。例如，数据传输模块可以为单独设立的处理元件，也可以集成在上述装置的某一个芯片中实现，此外，也可以以程序代码的形式存储于上述装置的存储器中，由上述装置的某一个处理元件调用并执行以上数据传输模块的功能。其它模块的实现与之类似。此外这些模块全部或部分可以集成在一起，也可以独立实现。这里所述的处理元件可以是一种集成电路，具有信号的处理能力。在实现过程中，上述方法的各步骤或以上各个模块可以通过处理器元件中的硬件的集成逻辑电路或者软件形式的指令完成。

例如，以上这些模块可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个特定集成电路(applicationspecificintegratedcircuit，简称asic)，或，一个或多个微处理器(digitalsignalprocessor，简称dsp)，或，一个或者多个现场可编程门阵列(fieldprogrammablegatearray，简称fpga)等。再如，当以上某个模块通过处理元件调度程序代码的形式实现时，该处理元件可以是通用处理器，例如中央处理器(centralprocessingunit，简称cpu)或其它可以调用程序代码的处理器。再如，这些模块可以集成在一起，以片上系统(system-on-a-chip，简称soc)的形式实现。

如图8所示，展示本申请一实施例中windows实时性增强的通信方法的流程示意图。于本实施例中，所述方法应用于软件无线电通信系统中的无限状态机；所述软件无线电通信系统还包括：射频前端模块、数据处理模块、以及数据传输模块；所述数据传输模块包括第一存储模块；所述方法包括步骤s81、步骤s82、步骤s83。

在步骤s81中，在接收到请求接收传输自所述射频前端模块的数据的接收请求信号时，检测所述第一存储模块的使用状态。

在步骤s82中，若检测到所述第一存储模块处于未被占用的状态，则接受该接收请求，以将待接收数据写入所述第一存储模块中，以供所述数据处理模块获取并处理所述待接收数据。

在步骤s83中，若检测到所述第一存储模块处于被占用的状态，则在移走所述第一存储模块中的当前数据后，接受该接收请求，以将待接收数据写入所述第一存储模块中，以供所述数据处理模块获取并处理所述待接收数据。

在一实施例中，所述方法还包括步骤s84。

在步骤s84中，所述数据传输模块包括第二存储模块；所述方法包括：将传输自所述数据处理模块的待发送数据写入所述第二存储模块中，并发出发送请求信号，以将所述第二存储模块中的待发送数据发送至所述射频前端模块。

需要说明的是，本实施例中windows实时性增强的通信方法的实施方式，与上文中基于rtx的软件无线电通信装置的实施方式类似，故不再赘述。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过计算机程序相关的硬件来完成。前述的计算机程序可以存储于一计算机可读存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：rom、ram、磁碟或者光盘等各种可以存储程序代码的介质。

如图9所示，展示本申请一实施例中电子终端的结构示意图。本实例提供的电子终端，包括：处理器91、存储器92、收发器93、通信接口94和系统总线95；存储器92和通信接口94通过系统总线95与处理器91和收发器93连接并完成相互间的通信，存储器92用于存储计算机程序，通信接口94和收发器93用于和其他设备进行通信，处理器91用于运行计算机程序，使电子终端执行如上windows实时性增强的通信方法的各个步骤。

上述提到的系统总线可以是外设部件互连标准(peripheralcomponentinterconnect，简称pci)总线或扩展工业标准结构(extendedindustrystandardarchitecture，简称eisa)总线等。该系统总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。通信接口用于实现数据库访问装置与其他设备(例如客户端、读写库和只读库)之间的通信。存储器可能包含随机存取存储器(randomaccessmemory，简称ram)，也可能还包括非易失性存储器(non-volatilememory)，例如至少一个磁盘存储器。

上述的处理器可以是通用处理器，包括中央处理器(centralprocessingunit，简称cpu)、网络处理器(networkprocessor，简称np)等；还可以是数字信号处理器(digitalsignalprocessing，简称dsp)、专用集成电路(applicationspecificintegratedcircuit，简称asic)、现场可编程门阵列(field－programmablegatearray，简称fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

综上所述，本申请提供基于rtx的软件无线电通信装置、方法、介质、及终端，本申请采用了rtx针对windows实时性扩展特性，设计了一种基于windows操作系统可增强实时性的双向通信系统实现方法。本方法通过使用中断的方式实现硬件板卡与通用处理器时钟对齐，拥有基于windows通信系统的优点，同时也可提升通信系统的实时性，具有良好的应用前景。所以，本申请有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。