用于卷积神经网络的数据加载方法和装置与流程

本申请实施例涉及计算机技术领域，具体涉及用于卷积神经网络的数据加载方法和装置。

背景技术：

随着人工智能的爆发式增长，深度学习已经成为当前从大量数据分析提取有价值信息的有效手段。而卷积神经网络由于其权值的可重用性而受到关注。通过卷积神经网络的不同模型，可以对诸多现实生活中的物体进行检测、分类，从而能够在特定领域应用。卷积神经网络对输入的信息进行检测和分类的过程，通常需要大量的数据计算，消耗巨大的计算资源和时间。因此，硬件所能提供的计算能力成为卷积神经网络性能的瓶颈。

技术实现要素：

本申请实施例提出了用于卷积神经网络的数据加载方法和装置。

第一方面，本申请实施例提供了一种用于卷积神经网络的数据加载方法，包括：获取卷积神经网络中数据处理层的数据获取顺序信息；根据上述数据获取顺序信息，依次从内存中获取用于输入数据处理层的数据；对所获取的数据进行整理；将整理后的数据存储在存储器阵列中，以供与上述存储器阵列连接的乘加器阵列加载整理后的数据。

在一些实施例中，所获取的数据中包括数据处理层标识；以及上述对所获取的数据进行整理，包括：确定与上述数据处理层标识对应的数据整理信息；根据所确定的数据整理信息，对所获取的数据进行整理。

在一些实施例中，上述对所获取的数据进行整理，包括：确定与上述数据处理层标识对应的权重参数；根据上述数据整理信息，对上述数据以及上述权重参数进行整理。

在一些实施例中，上述根据上述数据获取顺序信息，依次从内存中获取用于输入数据处理层的数据，包括：确定上述乘加器阵列在单次计算过程中能够处理的数据的最大容量；确定所需输入数据处理层的数据的实际容量；响应于确定上述实际容量大于上述最大容量，根据上述最大容量，分批从内存中获取用于输入数据处理层的数据。

在一些实施例中，上述方法还包括：响应于接收到上述乘加器阵列发送的、针对上述存储器阵列中存储的数据的读取请求，确定上述乘加器阵列对上述数据的读取顺序信息；根据上述读取顺序信息，对存储器阵列中存储的数据进行整理以及将整理后的数据输入上述乘加器阵列。

第二方面，本申请实施例提供了一种现场可编程门阵列，包括：控制模块以及存储器阵列；上述控制模块被配置成：获取卷积神经网络中数据处理层的数据获取顺序信息；根据上述数据获取顺序信息，依次从内存中获取用于输入数据处理层的数据；对所获取的数据进行整理；将整理后的数据存储在存储器阵列中，以供与上述存储器阵列连接的乘加器阵列加载整理后的数据。

在一些实施例中，所获取的数据中包括数据处理层标识；以及上述控制模块进一步被配置成：确定与上述数据处理层标识对应的数据整理信息；根据所确定的数据整理信息，对所获取的数据进行整理。

在一些实施例中，上述控制模块进一步被配置成：确定与上述数据处理层标识对应的权重参数；根据上述数据整理信息，对上述数据以及上述权重参数进行整理。

在一些实施例中，上述控制模块进一步被配置成：确定上述乘加器阵列在单次计算过程中能够处理的数据的最大容量；确定所需输入数据处理层的数据的实际容量；响应于确定上述实际容量大于上述最大容量，根据上述最大容量，分批从内存中获取用于输入数据处理层的数据。

在一些实施例中，上述控制模块进一步被配置成：响应于接收到上述乘加器阵列发送的、针对上述存储器阵列中存储的数据的读取请求，确定上述乘加器阵列对上述数据的读取顺序信息；根据上述读取顺序信息，对存储器阵列中存储的数据进行整理以及将整理后的数据输入上述乘加器阵列。

第三方面，本申请实施例提供了一种用于卷积神经网络的数据加载装置，包括：信息获取单元，被配置成获取卷积神经网络中数据处理层的数据获取顺序信息；数据获取单元，被配置成根据上述数据获取顺序信息，依次从内存中获取用于输入数据处理层的数据；第一数据整理单元，被配置成对所获取的数据进行整理；数据存储单元，被配置成将整理后的数据存储在存储器阵列中，以供与上述存储器阵列连接的乘加器阵列加载整理后的数据。

第四方面，本申请实施例提供了一种电子设备，包括：内存；一个或多个如第二方面实施例所描述的现场可编程门阵列。

第五方面，本申请实施例提供了一种计算机可读介质，其上存储有计算机程序，该程序被处理器执行时实现如第一方面任一实施例所描述的方法。

本申请的上述实施例提供的用于卷积神经网络的数据加载方法和装置，首先可以获取卷积神经网络中数据处理层的数据获取顺序信息。然后，可以根据数据获取顺序信息，依次从内存中获取用于输入数据处理层的数据。并对所获取的数据进行整理。最后，将整理后的数据存储在存储器阵列中，以供与存储器阵列连接的乘加器阵列能够加载整理后的数据。本实施例的方法，可以有效地提高卷积神经网络的数据加载速度，提高卷积神经网络的计算性能。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1是本申请的一个实施例可以应用于其中的示例性系统架构图；

图2是根据本申请的用于卷积神经网络的数据加载方法的一个实施例的流程图；

图3是根据本申请的用于卷积神经网络的数据加载方法的一个应用场景的示意图；

图4是根据本申请的用于卷积神经网络的数据加载方法的又一个实施例的流程图；

图5是根据本申请的现场可编程门阵列的一个实施例的结构示意图；

图6是根据本申请的现场可编程门阵列的一个实施例的结构示意图；

图7是根据本申请的用于卷积神经网络的数据加载装置的一个实施例的结构示意图；

图8是适于用来实现本申请实施例的电子设备的计算机系统的结构示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

图1示出了可以应用本申请的用于卷积神经网络的数据加载方法或用于卷积神经网络的数据加载装置的实施例的示例性系统架构100。

如图1所示，系统架构100可以包括cpu101、内存102、总线103和现场可编程门阵列(field－programmablegatearray，fpga)104。总线103用以在cpu101和fpga104之间提供通信链路的介质。上述总线103可以为pcie(peripheralcomponentinterconnectexpress，一种高速串行计算机扩展总线标准)总线等。

cpu101可以通过总线103与fpga104进行交互，以发送和接收消息。cpu101可以将内存102中存储的、用于输入卷积神经网络中数据处理层的数据通过总线103发送到fpga104，同时也可以接收fpga14返回的处理结果。fpga104也可以通过总线直接从内存102中获取数据。

fpga104是作为专用集成电路(asic)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。fpga104可以用于处理卷积神经网络中大量计算密集型的计算任务。fpga104可以包括控制模块和存储器阵列(memoryarray，ma)，控制模块与ma通信，既可以向ma中存储数据，又可以读取ma中存储的数据。fpga104可以与乘加器阵列连接，乘加器阵列中可以包括多个乘加器，每个乘加器可以首先对输入的数据进行乘法计算，然后对得到的积进行相加。fpga104中的控制模块可以通过总线103以及cpu101将内存102中存储的卷积神经网络中的各数据处理层的数据存储到ma中，然后乘加器阵列可以读取ma中的数据进行卷积运算。fpga104还可以通过总线103将计算结果返回给cpu101。

需要说明的是，本申请实施例所提供的用于卷积神经网络的数据加载的方法一般由fpga104执行。相应地，用于卷积神经网络的数据加载装置一般设置于fpga104中。

应该理解，图1中的cpu、内存、总线、fpga以及fpga中的控制模块和ma的数目仅仅是示意性的。根据实现需要，可以具有任意合适数目的cpu、内存、总线、fpga以及fpga中的控制模块和ma。

继续参考图2，示出了根据本申请的用于卷积神经网络的数据加载方法的一个实施例的流程200。本实施例的用于卷积神经网络的数据加载方法，包括以下步骤：

步骤201，获取卷积神经网络中数据处理层的数据获取顺序信息。

在本实施例中，用于卷积神经网络的数据加载方法的执行主体(例如图1所示的fpga104)可以获取卷积神经网络中数据处理层的数据获取顺序信息。卷积神经网络的数据处理层包括数据卷积层、激励层、池化层、按位计算层以及全连接层。其中，卷积层是卷积神经网络最重要的一个层次，也是“卷积神经网络”的名字来源。上述数据获取顺序信息用于表示输入卷积神经网络的数据获取顺序。上述数据获取顺序信息既包括每个数据处理层的数据获取顺序，也包括数据处理层之间的数据获取顺序。上述数据可以是图像数据。

本实施例的执行主体(例如图1中所示的fpga104)可以通过总线(例如图1所示的总线103)以及cpu(例如图1所示的cpu101)从内存(例如图1所示的内存102)或外存中获取卷积神经网络的数据处理层的数据获取顺序信息。

步骤202，根据数据获取顺序信息，依次从内存中获取用于输入数据处理层的数据。

在获取到数据获取顺序信息后，执行主体可以依次从内存中获取用于输入数据处理层的数据。本实施例中，用于输入数据处理层的数据可以存储在内存中。执行主体可以根据数据获取顺序依次从内存中获取数据。

在本实施例的一些可选的实现方式中，当待数据处理层处理的数据较大时，执行主体还可以通过图2中未示出的以下步骤实现分批获取：确定乘加器阵列在单次计算过程中能够处理的数据的最大容量；确定所需输入数据处理层的数据的实际容量；响应于确定实际容量大于最大容量，根据最大容量，分批从内存中获取用于输入数据处理层的数据。

本实现方式中，执行主体可以根据乘加器阵列中包括的乘加器的个数、cpu的处理速率等信息来确定乘加器阵列在单次计算过程中能够处理的数据的最大容量。执行主体还可以确定所需输入数据处理层的数据的实际容量。在确定实际容量大于最大容量时，可以根据最大容量分批从内存中获取用于输入数据处理层的数据。从而能够实现分批获取数据。可以理解的是，本实现方式中的分批获取数据可以应用于任一数据处理层。

步骤203，对所获取的数据进行整理。

执行主体在获取数据后，可以对所获取的数据进行整理。在整理时，执行主体可以根据存储器阵列对数据的存储要求对数据进行整理，还可以根据数据处理层对数据的计算要求对数据进行整理。上述整理可以包括插值、归一化等处理。举例来说，存储器阵列的各列可以与乘加器阵列的各列一一对应。执行主体可以在存储器阵列的各列中存储与该列乘加器所需处理的数据。

在本实施例的一些可选的实现方式中，所获取的数据中包括数据处理层标识。则上述步骤203具体可以通过图2中未示出的以下步骤来实现：确定与数据处理层标识对应的数据整理信息；根据所确定的数据整理信息，对所获取的数据进行整理。

不同数据处理层处理数据的方式不同，因此对数据的整理要求也不同。本实现方式中，执行主体可以确定与数据处理层标识对应的数据整理信息。然后，根据所确定的数据整理信息，对所获取的数据进行整理。这样，整理后的数据可以供对应的数据处理层加载。

在本实施例的一些可选的实现方式中，上述步骤203具体还可以包括图2中未示出的以下步骤：确定与数据处理层标识对应的权重参数；根据数据整理信息，对数据以及权重参数进行整理。

不同的数据处理层其可能包括不同的权重参数。这些权重参数可以存储在内存中，执行主体在获取需要输入数据处理层的数据时，可以一并获取权重参数。这些权重参数还可以存储在fpga中。这些权重参数需要参与到数据处理层的计算中。因此，本实现方式中，执行主体可以首先确定与数据处理层标识对应的权重参数。然后，根据数据整理信息，对所获取的数据和权重参数进行整理。

步骤204，将整理后的数据存储在存储器阵列中，以供与存储器阵列连接的乘加器阵列加载整理后的数据。

执行主体在对数据进行整理后，可以将整理后的数据存储在存储器阵列中。这样，与存储器阵列连接的乘加器阵列可以从存储器阵列中加载上述整理后的数据。

继续参见图3，图3是根据本实施例的用于卷积神经网络的数据加载方法的一个应用场景的示意图。在图3的应用场景中，卷积神经网络包括n个数据处理层。fpga可以首先获取各个数据处理层的数据获取顺序信息。并根据上述数据获取顺序信息，依次从内存中获取数据。并整理获取到的数据，然后将其存储在存储器阵列中。

本申请的上述实施例提供的用于卷积神经网络的数据加载方法，首先可以获取卷积神经网络中数据处理层的数据获取顺序信息。然后，可以根据数据获取顺序信息，依次从内存中获取用于输入数据处理层的数据。并对所获取的数据进行整理。最后，将整理后的数据存储在存储器阵列中，以供与存储器阵列连接的乘加器阵列能够加载整理后的数据。本实施例的方法，可以有效地提高卷积神经网络的数据加载速度，提高卷积神经网络的计算性能。

继续参见图4，其示出了根据本申请的用于卷积神经网络的数据加载方法的另一个实施例的流程400。如图4所示，本实施例的方法可以包括以下步骤：

步骤401，获取卷积神经网络中数据处理层的数据获取顺序信息。

步骤402，根据数据获取顺序信息，依次从内存中获取用于输入数据处理层的数据。

步骤403，对所获取的数据进行整理。

步骤404，将整理后的数据存储在存储器阵列中，以供与存储器阵列连接的乘加器阵列加载整理后的数据。

步骤401～404的原理与步骤201～204的原理相似，此处不再赘述。

步骤405，响应于接收到乘加器阵列发送的、针对存储器阵列中存储的数据的读取请求，确定乘加器阵列对数据的读取顺序信息。

执行主体可以接收乘加器阵列发送的读取请求，上述读取请求用于表示读取存储器阵列中存储的数据。执行主体在接收到上述读取请求后，可以确定乘加器阵列对数据的读取顺序信息。读取顺序信息用于表示乘加器阵列对数据的读取顺序。可以理解的是，读取顺序与数据处理层对数据的计算过程相关。

步骤406，根据读取顺序信息，对存储器阵列中存储的数据进行整理以及将整理后的数据输入乘加器阵列。

在确定读取顺序信息后，执行主体可以根据读取顺序信息，对存储器阵列中存储的数据进行整理以及将整理后的数据输入乘加器阵列。这样，输入乘加器阵列中的数据可以满足乘加器阵列的计算要求。

本申请的上述实施例提供的用于卷积神经网络的数据加载方法，在接收到乘加器阵列对数据的读取请求后，可以按照乘加器阵列对数据的读取顺序，整理数据，从而提高了卷积神经网络的计算速度。

进一步参考图5，作为对上述各图所示方法的实现，本申请提供了一种现场可编程门阵列的一个实施例。该现场可编程门阵列可以用于实现图2所示的方法。如图5所示，本实施例的现场可编程门阵列可以包括控制模块501和存储器阵列502。其中，控制模块501被配置成：获取卷积神经网络中数据处理层的数据获取顺序信息；根据数据获取顺序信息，依次从内存中获取用于输入数据处理层的数据；对所获取的数据进行整理；将整理后的数据存储在存储器阵列502中，以供与存储器阵列502连接的乘加器阵列加载整理后的数据。

在一些具体的实现方式中，如图6所示，控制模块501可以通过dma(directmemoryaccess，直接内存存取)的多路分配器(demux)来从内存处获取用于输入数据处理层的数据。具体的，控制模块501可以将卷积神经网络中数据处理层的数据获取顺序信息(如图6中控制模块向多路分配器之间的虚线箭头)发送给dma的多路分配器，以使dma的多路分配器按照数据获取顺序信息从内存中获取数据。控制模块501可以通过存储器阵列的纵横式交换矩阵(crossbar)来整理所获取的数据。多路分配器从内存中获取的数据，经控制模块、纵横式交换矩阵后，被存储在存储器阵列中。如图6中，多路分配器、控制模块、纵横式交换矩阵以及存储器阵列之间的实线箭头。

在本实施例的一些可选的实现方式中，所获取的数据中包括数据处理层标识。则控制模块501可以进一步被配置成：确定与数据处理层标识对应的数据整理信息；根据所确定的数据整理信息，对所获取的数据进行整理。

本实现方式中，数据整理信息可以表示为控制模块向纵横式交换矩阵之间的虚线箭头。

在本实施例的一些可选的实现方式中，控制模块501可以进一步被配置成：确定与数据处理层标识对应的权重参数；根据数据整理信息，对数据以及权重参数进行整理。

在本实施例的一些可选的实现方式中，控制模块501可以进一步被配置成：确定乘加器阵列在单次计算过程中能够处理的数据的最大容量；确定所需输入数据处理层的数据的实际容量；响应于确定实际容量大于最大容量，根据最大容量，分批从内存中获取用于输入数据处理层的数据。

在本实施例的一些可选的实现方式中，控制模块501还可以进一步被配置成响应于接收到乘加器阵列发送的、针对存储器阵列中存储的数据的读取请求，确定乘加器阵列对数据的读取顺序信息；根据读取顺序信息，对存储器阵列中存储的数据进行整理以及将整理后的数据输入乘加器阵列。

继续参见图7，其示出了一种用于卷积神经网络的数据加载装置的一个实施例，该装置实施例与图2所示的方法实施例相对应，该装置具体可以应用于各种电子设备中。

如图7所示，本实施例的用于卷积神经网络的数据加载装置700包括：信息获取单元701、数据获取单元702、第一数据整理单元703以及数据存储单元704。

信息获取单元701，被配置成获取卷积神经网络中数据处理层的数据获取顺序信息。

数据获取单元702，被配置成根据数据获取顺序信息，依次从内存中获取用于输入数据处理层的数据。

第一数据整理单元703，被配置成对所获取的数据进行整理。

数据存储单元704，被配置成将整理后的数据存储在存储器阵列中，以供与存储器阵列连接的乘加器阵列加载整理后的数据。

应当理解，用于卷积神经网络的数据加载装置700中记载的单元701至单元704分别与参考图2中描述的方法中的各个步骤相对应。由此，上文针对用于卷积神经网络的数据加载方法描述的操作和特征同样适用于装置700及其中包含的单元，在此不再赘述。

下面参考图8，其示出了适于用来实现本公开的实施例的电子设备800的结构示意图。图8示出的电子设备仅仅是一个示例，不应对本公开的实施例的功能和使用范围带来任何限制。

如图8所示，电子设备800可以包括处理装置(例如中央处理器、图形处理器等)801以及现场可编程门阵列710，其可以根据存储在只读存储器(rom)802中的程序或者从存储装置808加载到随机访问存储器(ram)803中的程序而执行各种适当的动作和处理。在ram803中，还存储有电子设备800操作所需的各种程序和数据。处理装置801、rom802以及ram803通过总线804彼此相连。输入/输出(i/o)接口805也连接至总线804。

通常，以下装置可以连接至i/o接口805：包括例如触摸屏、触摸板、键盘、鼠标、摄像头、麦克风、加速度计、陀螺仪等的输入装置806；包括例如液晶显示器(lcd)、扬声器、振动器等的输出装置807；包括例如磁带、硬盘等的存储装置808；以及通信装置809。通信装置809可以允许电子设备800与其他设备进行无线或有线通信以交换数据。虽然图8示出了具有各种装置的电子设备800，但是应理解的是，并不要求实施或具备所有示出的装置。可以替代地实施或具备更多或更少的装置。图8中示出的每个方框可以代表一个装置，也可以根据需要代表多个装置。

特别地，根据本公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信装置809从网络上被下载和安装，或者从存储装置808被安装，或者从rom802被安装。在该计算机程序被处理装置801执行时，执行本公开的实施例的方法中限定的上述功能。需要说明的是，本公开的实施例所描述的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑磁盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开的实施例中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开的实施例中，计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：电线、光缆、rf(射频)等等，或者上述的任意合适的组合。

上述计算机可读介质可以是上述电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被该电子设备执行时，使得该电子设备：获取卷积神经网络中数据处理层的数据获取顺序信息；根据数据获取顺序信息，依次从内存中获取用于输入数据处理层的数据；对所获取的数据进行整理；将整理后的数据存储在存储器阵列中，以供与存储器阵列连接的乘加器阵列加载整理后的数据。

可以以一种或多种程序设计语言或其组合来编写用于执行本公开的实施例的操作的计算机程序代码，上述程序设计语言包括面向对象的程序设计语言—诸如java、smalltalk、c++，还包括常规的过程式程序设计语言—诸如“c”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(lan)或广域网(wan)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。

附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

描述于本公开的实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现。所描述的单元也可以设置在现场可编程门阵列中，例如，可以描述为：一种现场可编程门阵列包括控制模块和存储器阵列。控制模块包括：信息获取单元、数据获取单元、第一数据整理单元和数据存储单元。其中，这些单元的名称在某种情况下并不构成对该单元本身的限定，例如，信息获取单元还可以被描述为“获取卷积神经网络中数据处理层的数据获取顺序信息的单元”。

描述于本公开的实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现。所描述的单元也可以设置在处理器中，例如，可以描述为：一种处理器包括信息获取单元、数据获取单元、第一数据整理单元和数据存储单元。其中，这些单元的名称在某种情况下并不构成对该单元本身的限定，例如，信息获取单元还可以被描述为“获取卷积神经网络中数据处理层的数据获取顺序信息的单元”。

以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本公开的实施例中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开的实施例中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。