一种用传输线实现微波集成电路片上电感与变压器的方法与流程

本发明涉及集成电子线路，特别是一种用传输线实现微波集成电路片上电感与变压器的方法。

背景技术：

目前基于微波毫米波频段(比如24.5ghz-27.5ghz)cmos工艺的低噪声放大器的设计中，片上电感多采用平面螺旋电感，螺旋电感的面积比有源器件大很多，若电路中所用到的电感为多个时，为了减小耦合，电感与电感之间需要间隔一定的距离，并常在电感外加一圈保护环(如图1所示)。电感的面积与减少耦合的需要限制了版图布局的灵活性，也是芯片面积的主要决定因素。一种24ghz低噪声放大器的版图布局方式如图2所示(参考文献：b.liu，genhuachenandyingchen，"a24-ghzsingle-to-differentiallnafork-bandreceiverapplications，"2016ieeeinternationalconferenceonmicrowaveandmillimeterwavetechnology(icmmt)，beijing，2016，pp.511-513.)，该设计采用了五个方形电感，为了减小互感对电路的影响，电感与周围其他连线均相隔一定的距离。电感的位置确定后，部分连线需要绕过电感相接，造成了互连线过长，会引入寄生电感、电阻，影响电路的性能。

低噪声放大器的原理图为图3所示，需要用到9个电感，采用八角形的螺旋电感画出的版图如图4所示，版图的面积约为980μm*450μm，版图中电源线与接地互连线的长度大于700μm，且难以调整。

技术实现要素：

本发明的主要目的在于克服现有技术的不足，提供一种用传输线实现微波集成电路片上电感与变压器的方法。

为实现上述目的，本发明采用以下技术方案：

一种用传输线实现微波集成电路片上电感与变压器的方法，包括以下步骤：

s1、根据待制作的微波集成电路产品的电路原理图，确定电路中的电感器或变压器的电感值；

s2、根据所使用的传输线的特征阻抗，计算与电感值等效的传输线长度；

s3、以经步骤s2得出等效长度的传输线代替电路中的电感器或变压器来确定产品的版图，其中通过电路仿真来调整版图中的传输线的形状排布和等效长度，以使所述传输线等效的电感值及电路走线符合预定的性能指标。

进一步地：

步骤s2中，根据下式计算与所述电感值等效的传输线长度：

其中l为传输线的长度，l为电感值，z0为传输线的特征阻抗，∈r为介质的相对介电常数。

所述微波集成电路为工作频率在24-28ghz、采用65nm工艺的集成电路。

步骤s3中，不必将传输线移动到可以忽略互感的安全距离，而是允许传输线电感之间的距离产生耦合，在仿真过程中，基于传输线之间的耦合关系，根据耦合的影响来优化耦合后传输线的电感值与等效长度，据此调整传输线在版图中的形状排布和等效长度，使耦合后的电感值等效于步骤s1中确定的电感值并使电路符合预定的性能指标。

步骤s3中，传输线电感之间的耦合通过仿真得到阻抗矩阵参数，得到电感间的耦合系数，再计算出考虑耦合后的电感值。

步骤s3中，进行如下电路仿真优化迭代，包括：先仿真针对第一电感器的第一传输线的电感模型，导入到电路原理图中，而其他电感器采用常规电感器，优化第一传输线的形状排布；仿真针对第一、二电感器的第一、二传输线的电感模型，导入到电路原理图中，其他电感采用常规电感器，优化第一、二传输线的形状排布及间距；仿真针对第一、二、三电感器的第一、二、三传输线的电感模型，导入到电路原理图中，其他电感采用常规电感器，优化第一、二、三传输线的形状排布及间距；以此类推，优化迭代最终得到符合性能指标的版图。

在优化传输线的形状排布及间距的过程中，考虑形状排布对vdd与gnd连线长度的影响。

步骤s3中，允许代替电感器或变压器的传输线之间的距离在40μm内。

还包括以下步骤：

s4、根据步骤s3确定的符合性能指标的版图，制作所述微波集成电路产品。

本发明具有如下有益效果：

相比采用常规的螺旋电感，本发明在电路版图中采用传输线电感有更大的灵活性，可以有效减小版图中互连线的长度，使得互连线引入的寄生效应减少。进一步地，本发明的方法不必将传输线移动到可以忽略互感的安全距离，而是允许传输线电感之间的距离产生耦合，利用变压器的原理，电感与电感不再需要保护环与间隔较远的距离，利用电感间的互感来调整版图中电感的长度，简化了结构，减小了版图的面积，由此也减小了芯片面积。

附图说明

图1为平面螺旋电感排布示意图；

图2为一种24ghz低噪声放大器的版图布局图；

图3为一种低噪声放大器的电路原理图；

图4为采用常规的八角形的螺旋电感来实现图3所示电路的版图；

图5为本发明实施例中用传输线代替常规电感器或变压器的示意图；

图6为本发明实施例中通过优化迭代得到版图的示意图；

图7和图8为根据本发明实施例的方法所得到的版图实例；

图9为二端口微波网络。

具体实施方式

以下对本发明的实施方式作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。

在一种实施例中，一种用传输线实现微波集成电路片上电感与变压器的方法，包括以下步骤：

s1、根据待制作的微波集成电路产品的电路原理图，确定电路中的电感器或变压器的电感值；

s2、根据所使用的传输线的特征阻抗，计算与电感值等效的传输线长度；

s3、以经步骤s2得出等效长度的传输线代替电路中的电感器或变压器来确定产品的版图，其中通过电路仿真来调整版图中的传输线的形状排布和等效长度，以使所述传输线等效的电感值及电路走线符合预定的性能指标。

在优选的实施例中，步骤s2中，根据下式计算与所述电感值等效的传输线长度：

其中l为传输线的长度，l为电感值，z0为传输线的特征阻抗，∈r为介质的相对介电常数。

在优选的实施例中，针对所述微波集成电路为工作频率在24-28ghz、采用tsmc65nm工艺的集成电路，采用上式来计算与所述电感值等效的传输线长度。

在优选的实施例中，步骤s3中，不必将传输线移动到可以忽略互感的安全距离，而是允许传输线电感之间的距离产生耦合，在仿真过程中，基于传输线之间的耦合关系，根据耦合的影响来优化耦合后传输线的电感值与等效长度，据此调整传输线在版图中的形状排布和等效长度，使耦合后的电感值等效于步骤s1中确定的电感值并使电路符合预定的性能指标。

在更优选的实施例中，步骤s3中，传输线电感之间的耦合通过仿真得到阻抗矩阵参数，得到电感间的耦合系数，再计算出考虑耦合后的电感值。

在更优选的实施例中，步骤s3中，进行如下电路仿真优化迭代，包括：先仿真针对第一电感器的第一传输线的电感模型，导入到电路原理图中，而其他电感器采用常规电感器，优化第一传输线的形状排布；仿真针对第一、二电感器的第一、二传输线的电感模型，导入到电路原理图中，其他电感采用常规电感器，优化第一、二传输线的形状排布及间距；仿真针对第一、二、三电感器的第一、二、三传输线的电感模型，导入到电路原理图中，其他电感采用常规电感器，优化第一、二、三传输线的形状排布及间距；以此类推，优化迭代最终得到符合性能指标的版图。

在优选的实施例中，在优化传输线的形状排布及间距的过程中，考虑形状排布对vdd与gnd连线长度的影响。

在优选的实施例中，步骤s3中，允许代替电感器或变压器的传输线之间的距离在40μm内。

在优选的实施例中，所述方法还包括以下步骤：

s4、根据步骤s3确定的符合性能指标的版图，制作所述微波集成电路产品。

一下结合具体实例说明本发明的具体设计方法和优点。

具体设计步骤：

1、确定电路原理图中的电感值

对于如图3所示的电路，基于电路原理图先用tsmc65nm工艺的标准库的电感进行设计，经过不断优化仿真确定达到指标所需的tsmc65的电感值：l1＝465ph、l2＝363.69ph、l3＝80ph、l4＝402ph、l5＝387ph、l6＝71ph、l7＝432ph、l8＝410ph、l9＝65ph。

2、用传输线电感代替tsmc电感

(1)确定传输线的特征阻抗

根据tsmc65nm的工艺参数，介质厚度约为300μm，相对介电常数约为3，根据传输线特征阻抗的估算公式，得到使用宽为10μm的传输线的特征阻抗约为29.4欧姆。

(2)计算电感值等效的传输线长度

在高频pcb电路设计中，将电感值等效为传输线的经验公式为：

l为传输线的长度，l为电感值，z0为传输线的特征阻抗，∈r为介质的相对介电常数。

将此公式应用到集成电路(tsmc65nm)，且工作频率在24-28ghz时，发明人对此经验公式进行了优化修正，经过仿真验证，将此公式优化为

可得到传输线长度误差约为30μm内的准确估算。

通过此公式可以计算出l1—l9转换为传输线的长度。

(3)根据版图布局，调整传输线的形状

若用(2)中求出的电感的等效长度，用直传输线表示，会使版图排布十分困难。在设计版图中，应尽量缩短vdd与gnd连线的长度，对于毫米波低噪声放大器lna来说，vdd与gnd的分布电感对其影响更加严重。这使得传输线需要被弯折去灵活的适应vdd与gnd的位置，而这种弯折可能会改变等效的电感值，需要仿真调整。

(4)考虑耦合

由于每段传输线在版图中不是孤立存在的，而是与周围的传输线之间存在相互耦合现象，耦合现象无法完全避免，多数版图设计中会将电感外加保护环，电感之间的间距控制约大于150μm来减小这种耦合。由于所需电感数目较多，扩大相互之间的间距比较困难，除此之外还会导致增大电感间互连线的长度，对此，本发明并不将电感移动到可以忽略互感的安全距离。传输线电感之间的耦合可通过peakview仿真得到阻抗矩阵参数，根据得到电感间的耦合系数，计算出考虑耦合后的电感值。

参见图9，以二端口微波网络(微波网络是在电磁场分析的基础上，用电路的分析方法将微波元件等效为电抗或电阻，将波导传输等效为传输线，将实际的一个微波系统简化为微波网络)为例，z矩阵称为阻抗矩阵。

图9中t1与t2为选择的参考面，i1与i2分别为两个参考面的总电流，u1与u2分别为两个参考面的总电压，选i1与i2为自变量。u1与u2为因变量，则

可以写成矩阵的形式

其中，t2面开路时，端口1的输入阻抗，

t1面开路时，端口2到端口1的转移阻抗，

t2面开路时，端口1到端口2的转移阻抗，

t1面开路时，端口2的输入阻抗。

(5)通过仿真软件优化迭代，得到符合性能指标的版图

经过步骤(1)至(4)，已经有了大概的版图形状，然后开始从第一个电感开始具体优化，过程如图6所示，先用peakview仿真l1的传输线的电感模型，导入到原理图中，其他电感用(1)中tsmc65nm的电感，优化第一个电感l1的形状与感值；用peakview仿真l1与l2，导入到原理图中，其他电感用tsmc65nm的电感，优化电感l1与l2的间距，确定此型状排布对vdd与gnd连线长度的影响；将l1、l2、l3放在一起用peakview仿真，导入到原理图中，其他电感用tsmc65nm的电感，优化三个电感的间距，确定此型状排布对vdd与gnd连线长度的影响……(以此类推)。优化迭代得到最后版图。

根据本发明的上述方法，将版图中大部分电感用传输线代替，并无需使电感之间间隔足够的安全距离来减小耦合，而是可以使多个电感之间距离在40μm内，考虑耦合影响去优化传输线电感值与等效长度，同样得到可以认可的性能指标。

根据本发明的上述方法，利用传输线代替电感，走线形状能够使得对vdd与gnd的连线长度小；传输线间隔距离可以根据仿真得到的耦合系数带来的各电感值改变是否满足性能来确定。

根据本发明的上述方法，传输线可以减小对vdd与gnd的连接长度，走线比较灵活并可以满足所需要的电感值。电感之间距离比较近需要考虑耦合，而变压器也是通过一组磁耦合电感来实现电压等的变换，原理相同。

实例说明：

对于图4中的电感4、5、6、7、8、9，用如图5所示的非闭合的传输线来实现，并采用变压器的原理，将电感叠加在一起，如图7所示。其中电感4、5、7、8的走线耦合得到最终的多层叠加。而电感6、9很小，只需要100多μm的等效传输线长度即可，由于需要的长度比较短，距离gnd比较近，电感6、9与左侧的嵌套电感比较远，可以无需弯折直接接地。

参见图3、图7和图8，基于本发明方法设计的版图，所带来的优点明显：对于一端需要接vdd的电感2，5，8，灵活的传输线电感使它们接vdd的一端集中在一起；对于一端需要接地的电感3，6，9，它们的接地端同样集中。利用传输线作为电感，走线将需要连接vdd的集中在一起，需要接gnd的集中在一起，没有特定形状的要求，接线灵活。同理，需要接偏置电压的电感1，4，7也无需绕很远的距离连在一起，大大减少了互连线的长度。

此外，在版图中电感值的调整有了两个自由度，可以通过调整传输线的长度或改变电感之间的互感值来调节，比多匝的螺旋电感的调节简单方便。利用变压器同向相互增强的原理，小电感3的长度可以减小，也间接减小了版图的面积，得到的核心电路版图面积(pad不计)为541μm*790μm。仿真结果显示在24.5ghz-27.5ghz低噪声放大器的输入与输出端的s参数(s11、s22)均小于-10db，带内最大增益为17db，噪声系数为3.6db，输入的3阶交调点为-7.54dbm。

以上内容是结合具体/优选的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，其还可以对这些已描述的实施方式做出若干替代或变型，而这些替代或变型方式都应当视为属于本发明的保护范围。