技术特征：
技术总结
本发明提供了一种基于MCU+FPGA架构的双路串行数据通信系统，包括MCU、FPGA、第一串行通信外设和第二串行通信外设；其中MCU与FPGA之间通过并行总线的形式进行数据通信，两者之间的信号包括时钟CLK、复位RESETn、片选信号CSn、读信号XRDn、写信号XWEn、7位地址总线ADDRESS[6:0]及16位数据总线DATA[15:0]，FPGA与第一通信外设及第二通信外设之间通过串行总线的形式进行数据通讯。
技术研发人员：刘超;王常涛;陈乐;李萌萌;刘佳文;刘源;赵志鹏;欧国锋
受保护的技术使用者：中国船舶重工集团公司第七一六研究所;大连船舶重工集团钢结构制作有限公司
技术研发日：2019.06.30
技术公布日：2019.10.22