一种显示芯片数据传输链路状态的装置的制作方法

本文涉及芯片工作状态检测技术，尤指一种显示芯片数据传输链路状态的装置。
背景技术：
：随着人工智能(artificialintelligence，ai)、高性能计算(performancecomputing，hpc)、大数据等应用领域的飞速发展，对于计算性能的要求也越来越高，传统的cpu服务器难以满足新业务的性能需求，采用cpu、图形处理器(graphicsprocessingunit，gpu)、现场可编程门阵列(field－programmablegatearray，fpga)、专用集成电路(applicationspecificintegratedcircuit，asic)等处理器组合而成的异构计算模式来进行数据训练或推理，逐渐成为主流。带有cpu(x86)的通用计算模块与异构计算模块的互联通常采用高速串行计算机扩展总线pcie。在异构计算服务器架构中，重定时器retimer通常作为通用计算模块与异构计算模块之间互联的桥梁，在pcie信号的稳定传输中起着重要的作用。如图1所示，通常情况下，通用计算模块上的cpu与异构计算模块上的设备device经过retimer互联，retimer通过i2c读取电可擦只读存储器eeprom中的配置文件来对自身寄存器进行配置，从而使pcie信号传输质量达到最优。在实际应用中，通用计算模块和异构计算模块通常需要使用线缆来进行跨机箱、跨板卡互联。这种连接方式也存在着造成pcie链路不稳定的风险。因此我们需要知道经过retimer的pcie信号的传输状态，从而及时判断问题原因，以及导入处理策略。在不影响服务器正常业务开展的情况下，可以通过retimer芯片专有的上位机软件和i2c转usb工具aardvark来获取经过retimer的pcie信号传输状态。如图2所示，retimer有两个i2c接口，一个是主masteri2c，用来连接烧录了retimer配置文件的eeprom，此时retimer作为一个master通过i2c读取eeprom的配置文件；另一个是从slavei2c，连接调试插针，用于通过上位机软件和i2c转usb工具aardvark来对retimer寄存器进行读取调试，此时retimer作为一个slave被上位机软件进行寄存器的读写操作。上述方案虽然不会影响服务器正常作业，但是存在两个缺点：1，需要打开机箱找到retimer预留的debugheader，这可能会对正在工作的服务器造成风险；2，需要专用的i2c转usb适配器，如果没有这个工具可能导致无法查看。技术实现要素：本申请提供了一种显示芯片数据传输链路状态的装置，能够在不影响服务器正常工作，不通过专有工具的情况下，快速获知芯片数据传输链路状态。本申请提供了一种显示芯片数据传输链路状态的装置，所述装置包括：底板管理控制器bmc和其外接n1个第一可发光电路和一个第二可发光电路：所述bmc的n1个通用输入输出管脚gpio分别连接n1个第一发光电路，m1≤2n1，且n1小于或等于m1；所述bmc除所述n1个gpio外的另一个gpio连接所述第二发光电路；所述bmc用于通过与所述芯片连接的管脚从所述芯片读取m1种数据传输速率和m2种数据传输通道；以及用于驱动所述n1个gpio上的电平以实现用n1个第一发光电路的亮灭状态显示m1种数据传输速率；以及用于驱动所述另一个gpio上的电平以实现用所述第二发光电路的亮灭状态显示m2种数据传输通道。在一示例性实施例中，所述bmc用于驱动所述另一个gpio上的电平以实现用所述第二发光电路的亮灭状态显示m2种数据传输通道，包括：驱动所述另一个gpio输出不同占空比的脉宽调制pwm信号控制所述第二发光电路显示不同亮灭状态以显示m2种数据传输通道。在一示例性实施例中，所述芯片为重定时器retimer芯片；所述数据传输速率为高速串行计算机扩展总线pcie传输速率；所述数据传输通道为pcie传输通道。本申请还提供了一种显示芯片数据传输链路状态的装置，所述装置包括：底板管理控制器bmc和其外接的n1个第一可发光电路和一个第二可发光电路：所述bmc的n1个通用输入输出管脚gpio分别连接n1个第一发光电路，m2≤2n1，且n1小于或等于m2；所述bmc除所述n1个gpio外的另一个gpio连接所述第二发光电路；所述bmc用于通过与所述芯片连接的管脚从所述芯片读取m1种数据传输速率和m2种数据传输通道；以及用于驱动所述n1个gpio上的电平以实现用n1个第一发光电路的亮灭状态显示m2种数据传输通道；以及用于驱动所述另一个gpio上的电平以实现用所述第二发光电路的亮灭状态显示m1种数据传输速率。在一示例性实施例中，所述bmc用于驱动所述另一个gpio上的电平以实现用所述第二发光电路的亮灭状态显示m1种数据传输速率，包括：驱动所述另一个gpio输出不同占空比的脉宽调制pwm信号控制所述第二发光电路显示不同亮灭状态以显示m1种数据传输速率。在一示例性实施例中，所述芯片为重定时器retimer芯片；所述数据传输速率为高速串行计算机扩展总线pcie传输速率；所述数据传输通道为pcie传输通道。本申请还提供了一种显示芯片数据传输链路状态的装置，所述装置包括：底板管理控制器bmc和其外接的n1个第一可发光电路和n2个第二可发光电路：所述bmc的n1个通用输入输出管脚gpio分别连接n1个第一发光电路，m1≤2n1，且n1小于或等于m1；所述bmc除所述n1个gpio外的另n2个gpio连接n2个第二发光电路，m2≤2n2，且n2小于或等于m2；所述bmc用于通过与所述芯片连接的管脚从所述芯片读取m1种数据传输速率和m2种数据传输通道；以及用于驱动所述n1个gpio上的电平以实现用n1个第一发光电路的亮灭状态显示m1种数据传输速率；以及用于驱动所述n2个gpio上的电平以实现用n2个第二发光电路的亮灭状态显示m2种数据传输通道。在一示例性实施例中，所述芯片为重定时器retimer芯片；所述数据传输速率为高速串行计算机扩展总线pcie传输速率；所述数据传输通道为pcie传输通道。与相关技术相比，本申请包括：底板管理控制器bmc和其外接n1个第一可发光电路和一个第二可发光电路：所述bmc的n1个通用输入输出管脚gpio分别连接n1个第一发光电路，m1≤2n1，且n1小于或等于m1；所述bmc除所述n1个gpio外的另一个gpio连接所述第二发光电路；所述bmc用于通过与所述芯片连接的管脚从所述芯片读取m1种数据传输速率和m2种数据传输通道；以及用于驱动所述n1个gpio上的电平以实现用n1个第一发光电路的亮灭状态显示m1种数据传输速率；以及用于驱动所述另一个gpio上的电平以实现用所述第二发光电路的亮灭状态显示m2种数据传输通道。本申请能够在不影响服务器正常工作，不通过专有工具的情况下，快速获知芯片数据传输链路状态。本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书、权利要求书以及附图中所描述的方案来实现和获得。附图说明附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。图1为相关技术中通用计算模块与异构计算模块经过retimer互联的示意图；图2为相关技术中通过retimer芯片专有的上位机软件和i2c转usb工具aardvark获取经过retimer的pcie信号传输状态的示意图；图3为本申请实施例提供的显示重定时器retimer芯片pcie传输链路状态的装置示意图图4为本申请实施例提供的另一种显示重定时器retimer芯片pcie传输链路状态的装置示意图。具体实施方式本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。本申请实施例提供了一种显示芯片数据传输链路状态的装置，所述装置包括：底板管理控制器bmc和其外接n1个第一可发光电路和一个第二可发光电路：所述bmc的n1个通用输入输出管脚gpio分别连接n1个第一发光电路，m1≤2n1，且n1小于或等于m1；所述bmc除所述n1个gpio外的另一个gpio连接所述第二发光电路；所述bmc用于通过与所述芯片连接的管脚从所述芯片读取m1种数据传输速率speed和m2种数据传输通道width；以及用于驱动所述n1个gpio上的电平以实现用n1个第一发光电路的亮灭状态显示m1种数据传输速率；以及用于驱动所述另一个gpio上的电平以实现用所述第二发光电路的亮灭状态显示m2种数据传输通道。在一示例性实施例中，所述bmc用于驱动所述另一个gpio上的电平以实现用所述第二发光电路的亮灭状态显示m2种数据传输通道，包括：驱动所述另一个gpio输出不同占空比的脉宽调制pwm信号控制所述第二发光电路显示不同亮灭状态以显示m2种数据传输通道。上述芯片可为重定时器retimer芯片；所述数据传输速率为高速串行计算机扩展总线pcie传输速率；所述数据传输通道为pcie传输通道。图3给出了一种显示重定时器retimer芯片pcie传输链路状态的装置示意图。图3中retimer的上行端口与host相连，下行端口与device相连，用来传输pcie信号。retimer的master_i2c接口连接eeprom上，用来读取retimer的配置文件。bmc通过与所述retimer连接的管脚从retimer的slave_i2c接口读取retimer中linkspeed和linkwidth这两个寄存器中的数据。目前pcie传输速率有2.5gb/s、5gb/s、8gb/s、16gb/s四种；pcie传输通道数，有x1,x4,x8,x16四种。bmc的gpio1、gpio2、gpio3、gpio4分别连接4个二极管发光电路led1、led2、led3和led4，通过驱动gpio1、gpio2、gpio3、gpio4上的电平以实现用led1、led2、led3和led4的亮灭状态显示4种数据传输速率；bmc的gpio5连接二级发光管led5，通过驱动gpio5上的电平以实现用led5的亮灭状态显示4种数据传输通道。表1为4种数据传输速率与gpio1、gpio2、gpio3、gpio4上的电平的对应关系。speedgpio1gpio2gpio3gpio42.5gb/s01115gb/s10118gb/s110116gb/s1110表1此时led1、led2、led3、led4的亮灭状态如表2所示。speedled1led2led3led42.5gb/s亮灭灭灭5gb/s灭亮灭灭8gb/s灭灭亮灭16gb/s灭灭灭亮表2表3为4种数据传输通道、gpio5上的电平、led5的对应关系。widthpwmled5x10不亮x450％亮-灭-亮x875％长亮-灭-长亮x16100％一直长亮表3本申请实施例还提供了一种显示芯片数据传输链路状态的装置，所述装置包括：底板管理控制器bmc和其外接的n1个第一可发光电路和一个第二可发光电路：所述bmc的n1个通用输入输出管脚gpio分别连接n1个第一发光电路，m2≤2n1，且n1小于或等于m2；所述bmc除所述n1个gpio外的另一个gpio连接所述第二发光电路；所述bmc用于通过与所述芯片连接的管脚从所述芯片读取m1种数据传输速率和m2种数据传输通道；以及用于驱动所述n1个gpio上的电平以实现用n1个第一发光电路的亮灭状态显示m2种数据传输通道；以及用于驱动所述另一个gpio上的电平以实现用所述第二发光电路的亮灭状态显示m1种数据传输速率。在一示例性实施例中，所述bmc用于驱动所述另一个gpio上的电平以实现用所述第二发光电路的亮灭状态显示m1种数据传输速率，包括：驱动所述另一个gpio输出不同占空比的脉宽调制pwm信号控制所述第二发光电路显示不同亮灭状态以显示m1种数据传输速率。上述芯片可为重定时器retimer芯片；所述数据传输速率为高速串行计算机扩展总线pcie传输速率；所述数据传输通道为pcie传输通道。同样以图3示出的显示重定时器retimer芯片pcie传输链路状态的装置为例，本实施例中bmc的gpio1、gpio2、gpio3、gpio4分别连接4个二极管发光电路led1、led2、led3和led4，通过驱动gpio1、gpio2、gpio3、gpio4上的电平以实现用led1、led2、led3和led4的亮灭状态显示4种数据传输通道；bmc的gpio5连接二级发光管led5，通过驱动gpio5上的电平以实现用led5的亮灭状态显示4种数据传输速率。表4为4种数据传输通道与gpio1、gpio2、gpio3、gpio4上的电平的对应关系。widthgpio1gpio2gpio3gpio4x10111x41011x81101x161110表4此时led1、led2、led3、led4的亮灭状态如表5所示。widthled1led2led3led4x1亮灭灭灭x4灭亮灭灭x8灭灭亮灭x16灭灭灭亮表5表6为4种数据传输速率、gpio5上的电平、led5的对应关系。表6本发明实施例还提供了一种显示芯片数据传输链路状态的装置，所述装置包括：底板管理控制器bmc和其外接的n1个第一可发光电路和n2个第二可发光电路：所述bmc的n1个通用输入输出管脚gpio分别连接n1个第一发光电路，m1≤2n1，且n1小于或等于m1；所述bmc除所述n1个gpio外的另n2个gpio连接n2个第二发光电路，m2≤2n2，且n2小于或等于m2；所述bmc用于通过与所述芯片连接的管脚从所述芯片读取m1种数据传输速率和m2种数据传输通道；以及用于驱动所述n1个gpio上的电平以实现用n1个第一发光电路的亮灭状态显示m1种数据传输速率；以及用于驱动所述n2个gpio上的电平以实现用n2个第二发光电路的亮灭状态显示m2种数据传输通道。上述芯片可为重定时器retimer芯片；所述数据传输速率为高速串行计算机扩展总线pcie传输速率；所述数据传输通道为pcie传输通道。图4给出了一种显示重定时器retimer芯片pcie传输链路状态的装置示意图。图4中retimer的上行端口与host相连，下行端口与device相连，用来传输pcie信号。retimer的master_i2c接口连接eeprom上，用来读取retimer的配置文件。bmc通过与所述retimer连接的管脚从retimer的slave_i2c接口读取retimer中linkspeed和linkwidth这两个寄存器中的数据。目前pcie传输速率有2.5gb/s、5gb/s、8gb/s、16gb/s四种；pcie传输通道数，有x1,x4,x8,x16四种。bmc的gpio1、gpio2、gpio3、gpio4分别连接4个二极管发光电路led1、led2、led3和led4，通过驱动gpio1、gpio2、gpio3、gpio4上的电平以实现用led1、led2、led3和led4的亮灭状态显示4种数据传输速率；bmc的gpio5、gpio6、gpio7、gpio8分别连接4个二极管发光电路led5、led6、led7和led8，通过驱动gpio5、gpio6、gpio7、gpio8上的电平以实现用led5、led6、led7和led8的亮灭状态显示4种数据传输通道。表7为4种数据传输速率与gpio1、gpio2、gpio3、gpio4上的电平的对应关系。speedgpio1gpio2gpio3gpio42.5gb/s01115gb/s10118gb/s110116gb/s1110表7此时led1、led2、led3、led4的亮灭状态如表8所示。speedled1led2led3led42.5gb/s亮灭灭灭5gb/s灭亮灭灭8gb/s灭灭亮灭16gb/s灭灭灭亮表8表9为4种数据传输通道与gpio5、gpio6、gpio7、gpio8上的电平的对应关系。widthgpio1gpio2gpio3gpio4x10011x41001x81100x161010表9此时led5、led6、led7、led8的亮灭状态如表10所示。widthled1led2led3led4x1亮亮灭灭x4灭亮亮灭x8灭灭亮亮x16灭亮灭亮表10本发明实施例提供的显示芯片数据传输链路状态的装置可准确直观的查看数据传输链路状态，无需在操作系统下查看数据传输链路状态，不影响设备正常作业；无需打开服务器机箱，无需特定的i2c转usb工具。本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于ram、rom、eeprom、闪存或其他存储器技术、cd-rom、数字多功能盘(dvd)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。当前第1页1 2 3