多通道DMA控制传输装置的制作方法

本发明涉及数据处理技术领域，具体地，涉及多通道dma控制传输装置。

背景技术：

航天测控系统的测试装置在宇航工程领域有着广泛的应用。随着航天器一体化、小型化、综合化程度越来越高，所搭载的设备也越来越多，数据通信也明显增大，因此对航天器相关的测试及监控也提高了要求。

目前，航天系统所应用的测试设备都是基于某一设备所设计的，其功能单一、测试复杂，很大程度上增加了设计的工作量及测试不充分性。因此，需要设计一款综合性强、便捷性高、灵活性佳的测试装置，以实现由计算机进行数据实时储存及数据分析，达到测试的完整、充分等目的。现有的cpci总线采用32位并行总线，各模块之间共享总线带宽，采用33mhz的系统时钟，最大传输能力133mbps，当接入多个设备时，就会出现总线带宽抢占的问题，从而导致数据不能实时传输，无法满足复杂多媒体数据实时传输的需求。

技术实现要素：

针对现有技术中的缺陷，本发明的目的是提供一种多通道dma控制传输装置。

根据本发明提供的一种多通道直接内存存取(directmemoryaccess，dma)控制传输装置，包括：计算机、cpci总线接口(compactperipheralcomponentinterconnect，cpci)和多个数据传输通道；所述计算机通过所述cpci总线接口与多个数据传输通道的一端通信连接，所述数据传输通道的另一端与设备连接；其中，所述数据传输通道包括：总线桥接电路、下位机、解调ad采集电路(解调模数采集电路)、图像数据接收电路、模拟量采集电路、时钟源；所述计算机通过cpci总线接口与总线桥接电路通信连接，所述总线桥接电路通过本地总线与下位机通信连接，所述下位机分别与解调ad采集电路、图像数据接收电路、模拟量采集电路、时钟源电连接。

可选地，所述计算机为工业控制计算机，采用商用双核中央处理器(centralprocessingunit/processor，cpu)；下位机中加载有现场可编程门阵列(field-programmablegatearray，fpga)芯片，用于对解调ad采集电路、图像数据接收电路、模拟量采集电路、时钟源进行控制。

可选地，所述总线桥接电路包括：pci总线接口电路和本地端接口电路，所述pci总线接口电路采用32位地址数据复用总线接口，用以和计算机的cpu进行通信；所述本地端接口电路采用32位地址数据独立总线接口，用以和下位机的fpga芯片进行通信。

可选地，所述总线桥接电路位于cpci总线接口和解调ad采集电路之间，具有双向桥接的能力，用于转化任一端所需要的总线信息。

可选地，所述解调ad采集电路采用fpga实现解调ad电路的时序控制，并对采集信息进行存储，然后通过中断方式通知计算机读取数据。

可选地，所述解调ad采集电路包括：信号调理电路和ad/da转换器，所述信号调理电路采用高带宽运算放大器及电感电容，用以对输入的中频调制信号进行调理；所述ad/da转换器为16位、msps模数转换，内置高性能采样保持放大器和基准电源，用以对中频信号进行模/数转换。

可选地，所述图像数据接收电路采用fpga实现图像输入数据接收的时序控制，并对图像数据进行存储，然后通过中断方式通知计算机读取数据。

可选地，所述模拟量采集电路采用fpga实现模拟量采集电路ad的时序控制，并对模拟量采集信息进行存储，然后通过中断方式通知计算机读取数据。

可选地，所述解调ad采集电路和所述图像数据接收电路还通过422接口或者lvds接口与其他设备进行通信；所述模拟量采集电路还通过422接口与其他设备进行通信。

可选地，所述总线桥接电路的内部集有双通道dma控制器，所述dma控制器支持计算机和适配器内存的突发传输。

与现有技术相比，本发明具有如下的有益效果：

本发明提供的多通道dma控制传输装置，能够实现下位机数据快速上传给计算机；满足多数航天测控系统中设备的测试需求，具备一定通用性、扩展性，配置灵活，可控性佳。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明实施例提供的多通道dma控制传输装置的原理框图；

图2为本发明实施例中dma数据通信的原理图；

图3为本发明实施例中dma数据通信的流程图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。

图1为本发明实施例提供的多通道dma控制传输装置的原理框图，如图1所示，本实施例中的装置可以包括：计算机、cpci总线接口和多个数据传输通道；计算机通过cpci总线接口与多个数据传输通道的一端通信连接，数据传输通道的另一端与设备(例如图1中的设备1、设备2、设备3)连接；其中，数据传输通道包括：总线桥接电路、下位机、解调ad采集电路、图像数据接收电路、模拟量采集电路、时钟源；计算机通过cpci总线接口与总线桥接电路通信连接，总线桥接电路通过本地总线与下位机通信连接，下位机分别与解调ad采集电路、图像数据接收电路、模拟量采集电路、时钟源电连接。

本实施例中，计算机可以是工业控制计算机，采用商用双核cpu，具备主频高、运算能力强和丰富的芯片外设，实现数据的实时存储、显示、及错误报警。下位机中加载有fpga芯片，用于对解调ad采集电路、图像数据接收电路、模拟量采集电路、时钟源进行控制。

本实施例中，cpci总线接口作为计算机与总线桥接电路之间的数据通信接口，实现计算机和下位机之间的数据交换。

在一种可选的实施方式中，总线桥接电路包括：pcl总线接口电路和本地端接口电路，pcl总线接口电路采用32位地址数据复用总线接口，用以和计算机的cpu进行通信；本地端接口电路采用32位地址数据独立总线接口，用以和下位机的fpga进行通信。如图1所示，总线桥接电路可以采用plx公司的pci9054桥接芯片，该pci9054桥接芯片支持两个独立的dma通道传输数据，每个通道由一个dma控制器和一个专用的双向fifo组成，且两个通道都支持块传输。

本实施例中，总线桥接电路位于cpci总线接口和解调ad采集电路之间，具有双向桥接的能力，可以转化任一端所需要的总线信息。并可配置为dma传输方式，实现数据快速传输。

本实施例中，解调ad采集电路采用fpga实现解调ad电路的时序控制，并对采集信息进行存储，然后通过中断方式通知计算机读取数据。此外，还可以通过422或lvds接口与其他设备进行通信。可选地，解调ad采集电路可以选择ad公司的ad9235bruz-65芯片。ad9235bruz-65是一款高性能模数转换芯片，内置高性能采样保持放大器和基准电源，是一款非常理想的中频ad/da器件。

在一种可选的实施方式中，解调ad采集电路包括：信号调理电路和ad/da转换器，信号调理电路采用高带宽运算放大器及电感电容，用以对输入的中频调制信号进行调理；ad/da转换器为16位、msps模数转换，内置高性能采样保持放大器和基准电源，用以对中频信号进行模/数转换。

本实施例中，图像数据接收电路采用fpga实现图像输入数据接收的时序控制，并对图像数据进行存储，然后通过中断方式通知计算机读取数据。此外，还可以通过422或lvds接口与其他设备进行通信。

本实施例中，模拟量采集电路采用fpga实现模拟量采集电路ad的时序控制，并对模拟量采集信息进行存储，然后通过中断方式通知计算机读取数据。此外，还可以通过422接口与其他设备进行通信。

可选地，下位机中加载的处理芯片fpga的型号可以是xc4vsx55-10ffg1148c。xc4vsx55-10ffg1148c是xilinx公司的高性能fpga，内部逻辑资源丰富，内部ram资源科用作数据的存储，采用乒乓操作，实现数据的交叉传输，适合航天测控系统测试使用。

本实施例中，时钟源作为总线桥接电路、解调ad采集电路、图像数据接收电路和模拟量采集电路的全局时钟，用于提供数据采样及接收处理所需的时钟信号。

本实施例中的计算机具备高性能cpu，主频高、运算能力强、具备多路cpci标准总线接口扩展插槽，有较高的防尘、防震能力。cpci总线上可搭接多个通信设备，各设备通过pci9054桥接芯片与总线相连，各个设备独立运行。各设备共用cpcl总线及中断接口，每个设备上fpga开辟独立的存储空间，映射在工业控制计算机cpu上不同的地址空间。时钟源为石英晶体振荡器，频率为40mhz，作为fpga时钟源，为整个系统提供时钟。

本实施例，整体设计基于cpci总线架构，以pci9054作为桥梁，实现计算机与fpga之间的数据互通，在通信机制上采用dma方式传输，提高了传输效率，实现多中断下的数据收发完整无误。本实施例中的装置具备一定通用性，通过cpci总线插槽，可以进行接入设备的扩展或根据实际需求进行裁剪设备，方便灵活，达到通用性好、可控性好的目标。

图2为本发明实施例中dma数据通信的原理图；如图2所示，总线桥接电路的内部集成了一个强大的双通道dma控制器，支持pci主机和适配器内存的高效突发传输。两个独立的dma通道能实现本地总线到cpcl总线，以及cpcl总线到本地总线的数据传输。每个通道包括一个dma控制器和一个专用双向fifo，两个通道都支持块传输。

图3为本发明实施例中dma数据通信的流程图，如图3所示，包括：步骤1：判断是否存在终端，若否，则等待；若是，则执行步骤2；步骤2：进入中断标志等待序列，按中断顺序准备dma传输，清除当前中断标志位；步骤3：设置dma传输方式为块传输；步骤4：设置传输起始地址、数据大小；步骤5：启动dma操作；步骤6：当dma搬移完成，则关闭dma；步骤7：判断等待序列是否为空，若是，则等待，若否，则返回执行步骤2。本实施例通过设置dma方式寄存器，设置dma的传输方式、传输的源、目标地址以及传输数据大小，并启动dma操作。通过pci9054的dma传输方式，高速数据可以较容易地实现从cpcl总线接口上传入计算机。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。