基于CPU与CPLD的JTAG共享系统的制作方法

本实用新型属于计算机技术领域，尤其涉及一种基于cpu与cpld的jtag共享系统。

背景技术：

当系统或者平台存在一起使用中央处理器(centralprocessingunit，cpu)和复杂可编程逻辑器件(complexprogrammablelogicdevice，cpld)的情况时，需要分别为cpu以及cpld单独配置各自的联合测试工作组(jointtestactiongroup，jtag)插座，以实现cpld的程序烧录和cpu的在线调试。

这种分别为cpu以及cpld单独配置jtag插座的模式，在系统或者平台进行调试时，需要调试人员在cpu和cpld之间更换不同的jtag插座，以便完成cpu和cpld各自的调试工作；但是这种工作模式存在以下问题：

1、传统的双jtag插座使系统或者平台的jtag接口电路结构复杂化，需要使用两个jtag插座；

2、在调试过程中，cpu和cpld的jtag插座手动更换过程，费时费力，影响工作效率。

因此，传统的技术方案中存在cpu与cpld之间配置的双jtag插座导致的电路结构复杂以及手动更换费时费力的问题。

技术实现要素：

本实用新型的目的在于提供一种基于cpu与cpld的jtag共享系统，旨在解决传统的技术方案中存在的cpu与cpld之间配置的双jtag插座导致的电路结构复杂以及手动更换费时费力的问题。

第一方面，本公开实施例提供了一种基于cpu与cpld的jtag共享系统，其包括cpu、cpld芯片、jtag插座以及开关电路；被配置为cpld的程序烧录和cpu的在线调试共用的jtag插座；以及被配置为输出控制状态切换的切换信号的开关电路；其中，cpld芯片包括：与jtag插座连接，被配置为能在jtag接口与gpio接口之间切换的第一管脚组；第一管脚组为jtag接口类型时，第一管脚组用于cpld芯片的程序烧录；与cpu的jtag接口连接，被配置为在第一管脚组为gpio接口时与第一管脚组通讯的第二管脚组；以及与开关电路连接，被配置为接收切换信号，根据切换信号的电平状态控制第一管脚组进行接口类型切换的状态检测管脚。状态检测管脚状态检测管脚状态检测管脚

结合第一方面，在第一方面的第一种实施方式中，开关电路包括电源端子、第一电阻、第二电阻以及选择开关；电源端子与第一电阻的第一端连接；第一电阻的第二端与选择开关的第一端连接；选择开关的第二端与第二电阻的第一端连接；第二电阻的第二端接地；选择开关的第三端与状态检测管脚连接。

结合第一方面的第一种实施方式，在第一方面的第二种实施方式中，选择开关为两位一档开关。

结合第一方面，在第一方面的第三种实施方式中，jtag插座和开关电路设置于同一pcb电路板上。

结合第一方面，在第一方面的第四种实施方式中，jtag插座的型号为dc3-14p。

结合第一方面，在第一方面的第五种实施方式中，jtag插座为10针脚或者14针脚或者20针脚的jtag型插座。

结合第一方面，在第一方面的第六种实施方式中，cpu为ft-1500a或者ft-2000型中央处理器。

结合第一方面的第三种实施方式，在第一方面的第七种实施方式中，选择开关与jtag插座在pcb电路板上并列分布。

结合第一方面，在第一方面的第八种实施方式中，cpu和cpld芯片工作于国产飞腾平台上。

上述的基于cpu与cpld的jtag共享系统通过状态检测管脚检测开关电路输出的电平状态，控制第一管脚组的接口类型进行切换，第一管脚组处于jtag接口类型时，jtag插座可直接进行cpld的程序烧录；第一管脚组处于gpio接口类型时，其通过cpld第二管脚组与cpu的jtag接口连接，此时，jtag插座可进行cpu的在线调试；其解决了双jtag插座导致的电路结构复杂以及手动更换费时费力的问题，实现了cpu与cpld共用单一jtag插座，简化了电路结构；并通过开关电路进行cpu与cpld的jtag接口切换，提高了两者之间接口的更换效率。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本公开一实施例提供的基于cpu与cpld的jtag共享系统的结构示意图之一；

图2为本公开一实施例提供的基于cpu与cpld的jtag共享系统的结构示意图之二。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

图1示出了本公开一实施例提供的基于cpu与cpld的jtag共享系统的结构示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

一种基于cpu与cpld的jtag共享系统，其包括cpu300、cpld芯片200、jtag插座100以及开关电路400；一cpu300；一cpld芯片200；被配置为cpld芯片200的程序烧录和cpu300的在线调试共用的jtag插座100；以及被配置为输出控制状态切换的切换信号的开关电路400；其中，cpld芯片200包括：与jtag插座100连接，被配置为能在jtag接口与gpio接口之间切换的第一管脚组310；第一管脚组310为jtag接口类型时，第一管脚组310用于cpld的程序烧录；与cpu300的jtag接口310连接，被配置为在第一管脚组310为gpio接口时与第一管脚组310通讯的第二管脚组320；以及与开关电路400连接，被配置为接收切换信号，根据切换信号的电平状态控制第一管脚组310进行接口类型切换的状态检测管脚330。

具体地，状态检测管脚230检测到开关电路400输出高电平信号时，状态检测管脚230控制第一管脚组210处于jtag接口类型，此时，第一管脚组210作为cpld芯片200的jtag接口，可通过jtag插座100对cpld芯片200进行程序烧录；状态检测管脚230检测到开关电路400输出低电平信号时，状态检测管脚230控制第一管脚组210处于gpio接口类型，此时，第一管脚组210作为cpld芯片200的gpio接口，其与作为gpio接口的第二管脚组220连接，jtag插座100与cpu300的jtag接口310连接，可通过jtag插座100实现cpu300的在线调试。

如图2所示，在其中一个实施例中，开关电路400包括电源端子vcc、第一电阻r1、第二电阻r2以及选择开关410；电源端子vcc与第一电阻r1的第一端连接；第一电阻r1的第二端与选择开关410的第一端连接；选择开关410的第二端与第二电阻r2的第一端连接；第二电阻r2的第二端接地；选择开关410的第三端与状态检测管脚230连接。

具体地，选择开关410的第一端作为选择开关410的公共端，选择开关410的第二端作为选择开关410的常开端，选择开关410的第三端作为选择开关410的常闭端；当选择开关410打到常闭端时，电源端子vcc通过第一电阻r1输出高电平，该高电平通过选择开关410的公共端以及常闭端输入到状态检测管脚230；当选择开关410打到常开端时，电源端子vcc通过第一电阻r1输出高电平，该高电平通过选择开关410的公共端以及常开端，再经过第二电阻r2，然后接地，此时状态检测管脚230没有电压输入，处于低电平状态。

可选择地，选择开关410的第一端作为选择开关410的公共端，选择开关410的第二端作为选择开关410的常闭端，选择开关410的第三端作为选择开关410的常开端；选择开关410的第三端输出到状态检测管脚230的电平状态，则与上述情况相反。

在其中一个实施例中，选择开关410为两位一档开关。

具体地，选择开关410也可以为两位一档旋转开关，或者其它具有该种状态切换功能的开关。

在其中一个实施例中，jtag插座100和开关电路400设置于同一pcb电路板上。

具体地，jtag插座100和开关电路400封装同一pcb电路板，可将两者集成在一起，便于携带以及安放。

在其中一个实施例中，jtag插座100的型号为dc3-14p。

具体的，该种jtag插座100性价比高，适合工作于较恶略的工作环境。

在其中一个实施例中，jtag插座100为10针脚或者14针脚或者20针脚的jtag型插座。

具体地，jtag插座100设置为不同针脚数量的接口插座，便于满足不同的场景应用。

在其中一个实施例中，cpu300为ft-1500a或者ft-2000型中央处理器。

在其中一个实施例中，cpld芯片200为也可以替换为能够实现本公开实施例中所列功能的可编程逻辑器件或者复杂的可编程逻辑器件或者可编程逻辑阵列或者大规模可编程逻辑器件。

在其中一个实施例中，选择开关410与jtag插座100在pcb电路板上并列分布。

具体地，两者并列分布，在调试使用的过程中，便于操作jtag插座100的插接以及通过选择开关410进行cpu300与cpld芯片200的jtag接口切换。

在其中一个实施例中，cpu300和cpld芯片200工作于国产飞腾平台上。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。