列车变流器及其变流模块的制作方法

本发明涉及数据存储技术领域，尤其涉及一种列车变流器及其变流模块。

背景技术：

列车变流器是列车关键部件之一，其主要功能是转换直流制和交流制间的电能量，把来自接触网上的直流电转换为三相交流电，通过调压调频控制实现对交流牵引电动机起动、制动、调速控制。

目前，在列车变流器内，变流模块作为底层单元，实时有大量数据的采集与处理。但是，受限于变流模块与作为上层单元的控制机箱的通信能力，无法实现所有运行数据的高采样率上传，故高采样率的数据无法完成通信与存储，对于复现变流模块故障时刻运行状态造成影响。

因此，亟需一种可以完成故障时刻所有相运行数据的高采样率存储的变流模块。

技术实现要素：

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

本发明要解决的技术问题是为了克服现有技术中列车变流器无法实现所有运行数据的高采样率上传，导致无法存储故障时刻运行数据的缺陷，提供一种列车变流器及其变流模块。

本发明是通过下述技术方案来解决所述技术问题：

一种用于列车变流器的变流模块，其包括：

数据采集单元，被配置为采集所述变流模块的运行数据；

故障监控单元，被配置为检测所述变流模块的故障，并且生成对应的故障数据；以及，

控制单元，分别与所述数据采集单元、所述故障监控单元及所述列车变流器的控制机箱通信连接，并且被配置为将从所述数据采集单元获取到的运行数据和从所述故障监控单元获取到的所述故障数据分别发送至所述控制机箱，

所述控制单元还被配置为响应于从所述故障监控单元接收到故障触发信号，存储触发故障时的故障数据和运行数据。

可选地，所述控制单元还被配置为从所述控制机箱获取对所述交流模块的控制信号；

所述控制单元还被配置为响应于接收到所述故障触发信号，还存储触发故障时的控制信号。

可选地，所述控制单元包括fpga(fieldprogrammablegatearray，现场可编程逻辑门阵列)芯片；

所述fpga芯片被配置为获取所述故障数据和所述运行数据，并且将各项数据发送至所述fpga芯片的ram(随机存取存储器)，以进行数据缓存；

所述fpga芯片还被配置为响应于接收到所述故障触发信号，经过一预设缓存时间段后停止向所述ram发送各项数据，并且触发所述ram将缓存数据传输至所述fpga芯片的flash存储器(内存器件的一种)。

可选地，所述预设缓存时间段的设定范围为7ms～9ms。

可选地，所述fpga芯片包括max10系列fpga芯片。

可选地，所述控制单元包括cpld(复杂可编程逻辑器件)、单片机、mcu(微控制单元)及cpu(中央处理单元)中的任意一种或多种。

可选地，所述故障监控单元包括功率半导体器件驱动板；

所述功率半导体器件驱动板与所述控制单元通信连接，并且被配置为将故障数据输出至所述控制单元。

可选地，所述功率半导体器件驱动板包括igbt(insulatedgatebipolartransistor，绝缘栅双极型晶体管)驱动板。

可选地，所述数据采集单元包括a/d芯片；

所述a/d芯片(数模转换芯片)与所述控制单元通信连接，并且被配置为将运行数据输出至所述控制单元。

可选地，所述数据采集单元还包括fifo(firstinputfirstoutput，先进先出)电路；

所述a/d芯片通过所述fifo电路与所述控制单元通信连接。

可选地，所述运行数据包括列车变流器的相电流数据、功率半导体器件基板的温度数据、电源的电流和电压数据及变流模块的环境温度和湿度数据中的任意一种或多种。

可选地，所述控制单元用于通过光纤以串行通信的方式与所述控制机箱通信连接。

可选地，所述串行通信的协议包括uart(通用异步收发传输器)接口协议。

一种列车变流器，所述列车变流器包括如上述的变流模块。

在符合本领域常识的基础上，所述各优选条件，可任意组合，即得本发明各较佳实施例。

本发明的积极进步效果在于：

本发明提供的列车变流器及其变流模块，绕开了变流模块与上层单元之间通信速率的限制，有效地实现了直接在变流模块内完成数据存储，可以完成故障时刻变流模块内所有相运行数据的高采样率存储，从而有效地提升了列车变流器的故障诊断效率，进而提升了产品可靠性。

附图说明

在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本发明的所述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。

图1为根据本发明一实施例的列车变流器的部分结构示意图。

附图标记说明：

变流模块1；

控制单元11；

fpga处理器111；

ram112；

flash存储器113；

故障监控单元12；

数据采集单元13；

控制机箱2。

具体实施方式

以下结合附图和具体实施例对本发明作详细描述。注意，以下结合附图和具体实施例描述的诸方面仅是示例性的，而不应被理解为对本发明的保护范围进行任何限制。

给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。

在以下详细描述中，阐述了许多特定细节以提供对本发明的更透彻理解。然而，对于本领域技术人员显而易见的是，本发明的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本发明。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

另外，在以下的说明中所使用的“上”、“下”、“左”、“右”、“顶”、“底”、“水平”、“垂直”应被理解为该段以及相关附图中所绘示的方位。此相对性的用语仅是为了方便说明之用，其并不代表其所叙述的装置需以特定方位来制造或运作，因此不应理解为对本发明的限制。

能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种组件、区域、层和/或部分，这些组件、区域、层和/或部分不应被这些用语限定，且这些用语仅是用来区别不同的组件、区域、层和/或部分。因此，以下讨论的第一组件、区域、层和/或部分可在不偏离本发明一些实施例的情况下被称为第二组件、区域、层和/或部分。

列车变流器是列车关键部件之一，一般安装在列车动车底部，其主要功能是转换直流制和交流制间的电能量，把来自接触网上的直流电转换为三相交流电，通过调压调频控制实现对交流牵引电动机起动、制动、调速控制。

随着电力电子技术发展，列车变流器在轨道车辆中的应用也在不断地进步与发展。其中，igbt、gto(门级可关断晶闸管)、ipm(智能功率模块)器件属电压驱动的全控型开关器件，脉冲开关频率高、性能好、损耗小，并且自保护能力也强。

功率模块(igbt模块)是构成列车变流器的核心部件，pwm(脉冲宽度调制)逆变器是主要由u相、v相、w相3个功率模块构成。每个模块主要由上下桥臂的两组igbt元件和反并联二极管构成。

目前，在列车变流器内，变流模块作为底层单元，实时有大量数据的采集与处理。但是，受限于变流模块与作为上层单元的控制机箱的通信能力，无法实现所有运行数据的高采样率上传，故高采样率的数据无法完成通信与存储，对于复现变流模块故障时刻运行状态造成影响。

为了克服目前存在的上述缺陷，本实施例提供一种用于列车变流器的变流模块，所述变流模块包括：数据采集单元，被配置为采集所述变流模块的运行数据；故障监控单元，被配置为检测所述变流模块的故障，并且生成对应的故障数据；以及，控制单元，分别与所述数据采集单元、所述故障监控单元及所述列车变流器的控制机箱通信连接，并且被配置为将从所述数据采集单元获取到的运行数据和从所述故障监控单元获取到的所述故障数据分别发送至所述控制机箱，所述控制单元还被配置为响应于从所述故障监控单元接收到故障触发信号，存储触发故障时的故障数据和运行数据。

在本实施例中，可以在变流模块内直接完成数据存储，绕开了与上层单元通信速率的限制，可以完成故障时刻变流模块内所有相运行数据的高采样率存储。

具体地，作为一实施例，如图1所示，用于列车变流器的变流模块1主要包括控制单元11、故障监控单元12及数据采集单元13。

在本实施例中，控制单元11的核心采用fpga芯片，具有fpga处理器111，采用软核在fpga芯片内部生成ram112缓存，并且使用fpga芯片自带用户flash存储器113进行存储。

fpga是在pal、gal等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(asic)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

fpga采用了逻辑单元阵列lca(logiccellarray)这样一个概念，内部包括可配置逻辑模块clb(configurablelogicblock)、输入输出模块iob(inputoutputblock)和内部连线(interconnect)三个部分。

现场可编程门阵列(fpga)是可编程器件，与传统逻辑电路和门阵列(如pal，gal及cpld器件)相比，fpga具有不同的结构。

fpga利用小型查找表(16×1ram)来实现组合逻辑，每个查找表连接到一个d触发器的输入端，触发器再来驱动其他逻辑电路或驱动i/o，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到i/o模块。

fpga的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与i/o间的联接方式，并且最终决定了fpga所能实现的功能，fpga允许无限次的编程。

fpga的主要具有如下优点：

1)fpga由逻辑单元、ram、乘法器等硬件资源组成，通过将这些硬件资源合理组织，可实现乘法器、寄存器、地址发生器等硬件电路。

2)fpga可通过使用框图或者veriloghdl来设计，从简单的门电路到fir或者fft电路。

3)fpga可无限地重新编程，加载一个新的设计方案只需几百毫秒，利用重配置可以减少硬件的开销。

4)fpga的工作频率由fpga芯片以及设计决定，可以通过修改设计或者更换更快的芯片来达到某些苛刻的要求(当然，工作频率也不是无限制的可以提高，而是受当前的ic工艺等因素制约)。

flash闪存是一种非易失性(non-volatile)内存，在没有电流供应的条件下也能够长久地保持数据，其存储特性相当于硬盘，这项特性正是闪存得以成为各类便携型数字设备的存储介质的基础。

当然，在本实施例中，控制单元11还可以包括cpld、单片机、mcu及cpu中的任意一种或多种，可根据实际需求进行相应的选择。

优选地，所述fpga芯片为max10系列fpga芯片，但并不具体限定fpga芯片的类型，可根据实际需求进行相应的选择。

所述fpga芯片分别与故障监控单元12及数据采集单元13通信连接，并且用于通过光纤以串行通信的方式与所述列车变流器的控制机箱2通信连接。

在本实施例中，所述串行通信的协议为uart接口协议，包含数据头与停止位，每次下发有效数据位18bit，但并不具体限定所述串行通信的协议，可根据实际需求进行相应的选择及调整。

控制机箱2被配置为对变流模块1的控制信号发送至fpga处理器111，所述控制信号通过fpga处理器111解析，解析为脉冲、使能、复位、程序选择等控制信号。

故障监控单元12主要包括功率半导体器件驱动板，故障监控单元12被配置为实时检测变流模块1的故障，生成对应的igbt故障信息等故障数据并输出至fpga处理器111。

在本实施例中，所述功率半导体器件驱动板为igbt驱动板，但并不具体限定所述功率半导体器件驱动板的类型，可根据实际需求进行相应的选择及调整。

igbt驱动板主要包括igbt驱动芯片、驱动辅助电源、驱动外围电路及接插件等，使用简单，便于快速成功搭建整套电气系统。而且，带有数据存储功能的igbt驱动板可以采集与记录故障时刻单个igbt元件的运行数据。

数据采集单元13主要包括a/d芯片及fifo电路，所述a/d芯片通过所述fifo电路与fpga处理器111通信连接。

数据采集单元13被配置为通过所述a/d芯片实时采集变流模块1的运行数据，并且将运行数据经过所述fifo电路输出至所述fpga芯片。

模拟量的采样数据通过所述a/d芯片进行数字化转换，fpga处理器111被配置为将生成的数字量的运行数据实时存储在ram112中。

在本实施例中，所述运行数据主要包括列车变流器的相电流数据、功率半导体器件基板的温度数据、电源的电流和电压数据及变流模块的环境温度和湿度数据，但并不具体限定所述运行数据的类型，可根据实际需求进行相应的选择及调整。

fifo简单说就是指先进先出。由于微电子技术的飞速发展，新一代fifo芯片容量越来越大，体积越来越小，价格越来越便宜。

作为一种新型大规模集成电路，fifo芯片以其灵活、方便、高效的特性，逐渐在高速数据采集、高速数据处理、高速数据传输以及多机处理系统中得到越来越广泛的应用。

在系统设计中，以增加数据传输率、处理大量数据流、匹配具有不同传输率的系统为目的而广泛使用fifo存储器，从而提高了系统性能。fifo存储器是一个先入先出的双口缓冲器，即第一个进入其内的数据第一个被移出，其中一个是存储器的输入口，另一个口是存储器的输出口。

对于单片fifo来说，主要有两种结构：触发导向结构和零导向传输结构。触发导向传输结构的fifo是由寄存器阵列构成的，零导向传输结构的fifo是由具有读和写地址指针的双口ram构成。

在本实施例中，所述fpga芯片被配置为实时将从数据采集单元13获取到的运行数据和从故障监控单元12获取到的所述故障数据分别发送至控制机箱2。

fpga处理器111被配置为将控制信号、运行数据及故障数据进行打包，并且实时发送至ram112进行缓存。

故障监控单元12被配置为响应于检测到故障，生成故障触发信号并输出至fpga处理器111。

fpga处理器111还被配置为响应于从故障监控单元12接收到所述故障触发信号，经过一预设缓存时间段后停止向ram112发送各项数据，并且触发ram112将缓存数据传输至flash存储器113，以进行存储。

在本实施例中，所述预设缓存时间段的设定范围为7ms～9ms，优选地，所述预设缓存时间段设定为8ms，但并不具体限定所述预设缓存时间段，可根据实际需求进行相应的设定。

存储数据格式为故障前后各8ms，1us存储一次，每个存储点存储64bit数据。在总容量上限的限制条件下，采样率与存储时间可以根据实际需求进行相应的调整。

在分析故障时，可以控制flash存储器113将相应的故障数据、运行数据以及控制信号传输至fpga芯片，并且通过数据接口读出故障时刻列车变流器的各项数据。

本实施例还提供一种列车变流器，所述列车变流器包括如上述的变流模块以及如上述的控制机箱。

本实施例提供的列车变流器及其变流模块，绕开了变流模块与上层单元之间通信速率的限制，有效地实现了直接在变流模块内完成数据存储，可以完成故障时刻变流模块内所有相运行数据的高采样率存储，从而有效地提升了列车变流器的故障诊断效率，进而提升了产品可靠性。

结合本文所公开的实施例描述的各种解说性逻辑模块、和电路可用通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文所描述功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如dsp与微处理器的组合、多个微处理器、与dsp核心协作的一个或多个微处理器、或任何其他此类配置。

结合本文中公开的实施例描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在ram存储器、闪存、rom存储器、eprom存储器、eeprom存储器、寄存器、硬盘、可移动盘、cd-rom、或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读取和写入信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在asic中。asic可驻留在用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在用户终端中。

在一个或多个示例性实施例中，所描述的功能可在硬件、软件、固件或其任何组合中实现。如果在软件中实现为计算机程序产品，则各功能可以作为一条或更多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，其包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可包括ram、rom、eeprom、cd-rom或其它光盘存储、磁盘存储或其它磁存储设备、或能被用来携带或存储指令或数据结构形式的合意程序代码且能被计算机访问的任何其它介质。任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(dsl)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其它远程源传送而来，则该同轴电缆、光纤电缆、双绞线、dsl、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(cd)、激光碟、光碟、数字多用碟(dvd)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据，而碟(disc)用激光以光学方式再现数据。上述的组合也应被包括在计算机可读介质的范围内。

尽管为使解释简单化将上述方法图示并描述为一系列动作，但是应理解并领会，这些方法不受动作的次序所限，因为根据一个或多个实施例，一些动作可按不同次序发生和/或与来自本文中图示和描述或本文中未图示和描述但本领域技术人员可以理解的其他动作并发地发生。

提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员来说都将是显而易见的，且本文中所定义的普适原理可被应用到其他变体而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖性特征相一致的最广范围。