一种全忆阻器神经网络及其制备方法和应用与流程

本发明涉及半导体和新型计算技术领域，具体涉及一种适用于类脑计算的全忆阻器神经网络及其制备方法和应用。

背景技术：

传统计算机由于采用分离的存储、计算单元，面临性能、功耗等多重挑战。随着半导体产业的迅猛发展，传统的冯·诺依曼计算架构已经无法满足对于更高计算能力、更低功耗的需求，亟需开发颠覆性的计算架构。受人类大脑结构和原理的启发，神经形态计算在下一代计算技术中具有巨大的潜力，具有大规模并行性和高效率，从而克服冯·诺依曼结构的瓶颈，最终实现人的智能水平。

近年来，alphago等机器人的出现，表明在传统计算平台上实现的人工智能可以独立学习，并在某些特定类别的问题上有超越人类的技能。然而，传统的cmos(互补金属氧化物半导体)设备和电路执行脑力计算方法效率非常低下，alphago等机器人进行工作时要比人脑消耗更多的能量(例如，alphago使用64个图形处理单元和19个中央处理单元进行训练，并使用4个处理单元进行推理)，人类的大脑由极其密集的计算元素(神经元)网络和多功能的记忆元素(突触)组成，所有这些元素都在极低的能量水平下运行，仅使用20个fj/op。因此，设计行为更像突触和神经元的设备来构建一个更高效、更低功耗的神经网络就非常有必要。目前氧化还原记忆存储器、相变记忆存储器、有机晶体管和传统cmos电路作为突触权值模拟突触的硬件和网络建设都取得了一定的进展。然而，在所有这些人工神经网络中，信号处理功能要么通过cmos电路(大约10个晶体管或更多)实现，要么通过在处理器上运行的软件来模拟神经元，这限制了网络的可扩展性、可堆叠性和能源效率的进一步提高。而目前尚有工作报道结合突触和神经元的全神经形态器件网络，既有突触权重学习又有神经元的信号处理，因此亟需开发具有高的集成度和可微缩性的全神经形态器件网络。

技术实现要素：

为了解决以上现有技术中存在的问题，本发明提出了一种全忆阻器神经网络。

本发明的全忆阻器神经网络包括：衬底、多个底电极、第一功能层、多个中间电极、第二功能层和多个顶电极；其中底电极、第一功能层和中间电极在衬底上形成mim纳米堆垛结构，作为忆阻突触器件；所述中间电极一部分位于第一功能层上，另一部分在第一功能层之外，直接位于衬底上；在直接位于衬底上的中间电极部分再覆盖第二功能层，在第二功能层上覆盖顶电极，形成忆阻神经元器件；从而构建成由多个忆阻突触器件和多个忆阻神经元器件组成的全忆阻器神经网络。

通过改变忆阻突触器件的权重(通过改变各个忆阻突触器件的阻态来实现)，全忆阻器神经网络可以实现模式识别和监督学习等功能。本发明的全忆阻器神经网络具有高的集成度和可微缩性，并且与传统硅基cmos工艺兼容，适合大规模生产，对于未来最终实现大规模类脑计算硬件具有重要的意义。

上述全忆阻器神经网络中，衬底可以为硅基衬底或柔性有机材料衬底。

顶电极、底电极和中间电极由金属等电极材料通过半导体cmos工艺实现。顶电极、底电极和中间电极可采用多种金属材料和过渡金属氮化物材料，如ti、ta、hf、al、au、w、pt和tin；厚度为10nm～200nm。

第一功能层采用过渡金属氧化物，例如ta2o5、hfo2、tio2、wo3等中的一种或多种，厚度在5nm～100nm之间；所述第一功能层的电导用于模拟突触权重，需要在外加电压刺激下器件具有非易失特性。

第二功能层采用莫特相变型化合物，例如nbo2、vo2等具有莫特相变的材料，厚度在5nm～100nm之间。所述第二功能层模拟位于神经元躯体附近的离子通道的动力学，需要在外加电压刺激下器件具有易失特性。

上述全忆阻器神经网络中，底电极、第一功能层和中间电极组成的器件表示突触，中间电极、第二功能层和顶电极组成的器件表示输出神经元。

本发明还提供上述全忆阻器神经网络的制备方法，包括以下步骤：

1)提供衬底；

2)在衬底上光刻定义出底电极的图形，沉积形成底电极，然后剥离光刻胶；

3)在底电极上光刻定义出第一功能层的图形，沉积形成第一功能层，然后剥离光刻胶；

4)在第一功能层和衬底上光刻定义出中间电极的图形，沉积形成中间电极，然后剥离光刻胶，所述中间电极的一部分位于第一功能层上，另一部分则在第一功能层之外，直接位于衬底上；

5)在直接位于衬底之上的中间电极的部分光刻定义出第二功能层的图形，沉积形成第二功能层，然后剥离光刻胶；

6)在第二功能层上光刻定义出顶电极的图形，沉积形成顶电极，然后剥离光刻胶，完成本发明全忆阻器神经网络的制备。

其中，在步骤1)中，对于硅基衬底，采用半导体cmos工艺，如低压化学气相沉积、等离子体增强化学气相沉积、热氧化等方式，在衬底上生长100nm～1000nm厚的半导体氧化物薄膜，从而保证与地面衬底绝缘。

在步骤2)中，采用物理气相沉积(pvd)或电子束蒸发的方法制备底电极；底电极的材料优选采用ti、ta、hf、al、au、w、pt和tin中的一种或多种。

在步骤3)采用反应溅射、磁控溅射或者原子层沉积(ald)的方法制备第一功能层；第一功能层的材料优选采用ta2o5、hfo2、tio2和wo3等中的一种，厚度在5nm～100nm之间。

在步骤4)采用pvd或电子束蒸发的方法淀积中间电极，中间电极材料优选采用ti、ta、hf、al、au、w、pt和tin中的一种或多种，厚度为10nm～100nm。

在步骤5)中，采用反应溅射、磁控溅射或者脉冲激光沉积的方法制备第二功能层；第二功能层的材料优选采用nbo2、vo2等中的一种，厚度为5nm～100nm。

在步骤6)中，采用pvd或电子束蒸发的方法淀积顶电极，顶电极材料优选采用ti、ta、hf、al、au、w、pt和tin中的一种或多种，厚度为10nm～200nm。

本发明还提供了所述全忆阻器神经网络的应用。

通过改变突触器件的权重，全忆阻器神经网络可以实现模式识别和监督学习等功能。

利用所述全忆阻器神经网络实现模式识别功能的方法包括以下操作(选用由n个忆阻突触器件和m个忆阻神经元器件组成的n×m的神经网络结构来说明)：

1、若神经元器件1能识别的信号为“10101010……”，需要将连接神经元器件1的n个突触器件的电导状态变为“10101010……”，即对代表电导状态“1”的突触器件施加set电压(正电压)使之变成高电导态，对代表电导状态“0”的突触器件施加reset电压(负电压)使之变成低电导态。

2、若神经元器件2能识别的信号为“01010101……”，需要将连接神经元器件2的n个突触器件的电导状态变为“01010101……”，即对代表电导状态“1”的突触器件施加set电压(正电压)使之变成高电导态，对代表电导状态“0”的突触器件施加reset电压(负电压)使之变成低电导态。

3、当输入端输入“10101010……”的信号时(“1”为施加一定幅值、一定频率的电压脉冲序列，“0”为不施加电压脉冲序列)，神经元器件1由于连接的突触状态与输入信号一致，神经元器件1的发放频率很高，而神经元器件2由于连接的突触状态与输入信号不一致，神经元器件2的发放频率会较低，从而可以比较神经元器件1和2的发放情况便可以知道输入信号。

4、将m个神经元器件对应的n个突触器件的电导状态固定，使得每个神经元器件可以固定识别一种信号，当输入未知信号时，便可以通过神经元器件的发放情况来判断输入信号，从而实现模式识别。

利用所述全忆阻器神经网络实现监督学习功能的方法包括以下操作(选用由n个忆阻突触器件和m个忆阻神经元器件组成的n×m的神经网络结构来说明)：

1、若让某神经元器件学习到能识别信号“10101010……”，首先在训练过程中每个周期都对连接该神经元器件的n个突触器件施加“10101010……”的信号(其中“1”为施加一定幅值、一定频率的电压脉冲序列，“0”为不施加电压脉冲序列)；信号施加后观察该神经元器件的发放频率，与预定神经元器件学习该信号的发放频率f相比较，如果大于频率f，则说明该神经元器件学习到了“10101010……”，便可以识别“10101010……”信号；如果小于f，那么对输入信号“1”的突触器件施加正电压，使该突触器件的电导增加，对输入信号“0”的突触器件施加负电压，使该突触器件的电导减小；最后通过多次周期的训练，所述神经元器件便可以学习到能识别信号“10101010……”，从而实现了监督学习的功能。

2、m个神经元器件可以通过上述方式来调节所连接的n个突触器件的电导值，从而使每个神经元器件都可以学习到识别某个信号。

本发明的优点：

本发明通过底电极、第一功能层和中间电极形成忆阻突触器件，之后再覆盖第二功能层，在第二功能层上覆盖顶电极形成忆阻神经元器件，从而构建成全忆阻器神经网络。通过改变突触器件的权重，全忆阻器神经网络可以实现模式识别和监督学习等功能。所发明的全忆阻器神经网络具有高的集成度和可微缩性，并且与传统硅基cmos工艺兼容，适合大规模生产，对于未来最终实现大规模类脑计算硬件具有重要的意义。

附图说明

图1至图6为本发明的全忆阻器神经网络的制备方法的流程图，其中：图1是提供衬底步骤；图2在衬底上形成底电极步骤；图3是在底电极上形成第一功能层步骤；图4是在第一功能层上形成中间电极，得到mim纳米堆垛结构的步骤；图5是在衬底和mim纳米堆垛结构上覆盖第二功能层的步骤；图6是在第二功能层上覆盖顶电极形成忆阻神经元器件的步骤。

图7为本发明一个实施例制备得到的全忆阻器神经网络的俯视图。

图8为本发明一个实施例得到的全忆阻器神经网络实现模式识别的电路示意图。

图9为本发明一个实施例得到的全忆阻器神经网络识别“0101”图像的结果。

图10为本发明一个实施例得到的全忆阻器神经网络实现监督学习的流程图。

图11为本发明一个实施例得到的全忆阻器神经网络实现监督学习中神经元发放的结果。

图12为本发明一个实施例得到的全忆阻器神经网络实现监督学习中突触权重变化的结果。

具体实施方式

下面结合附图，通过具体实例，进一步阐述本发明，但不以任何方式限制本发明。

如图6所示，本实施例的全忆阻器神经网络包括：衬底1、底电极2、第一功能层3、中间电极4、第二功能层5和顶电极6；其中，在衬底1上定义出第一电极2的图形，在衬底上依次形成底电极2、第一功能层3和中间电极4，形成mim纳米堆垛结构作为忆阻突触器件；在衬底1和mim纳米堆垛结构上再覆盖第二功能层5，在第二功能层上覆盖顶电极6形成忆阻神经元器件，从而构建成全忆阻器神经网络。

本实施例的全忆阻器神经网络的制备方法，包括以下步骤：

1)提供衬底：

采用si基底，在si基底上进一步生长二氧化硅，从而与地面彻底绝缘，作为全忆阻器神经网络的衬底1，如图1所示；

2)在衬底1上旋涂光刻胶，通过光刻在光刻胶上定义出底电极2的图形，在衬底上的底电极图形上依次淀积厚度10nm的ti形成粘附层、厚度30nm的pt形成底电极2，然后剥离光刻胶，如图2所示；

3)通过光刻在光刻胶上定义出第一功能层3的图形，沉积厚度30nm的ta2o5形成第一功能层3，然后剥离光刻胶，如图3所示；

4)通过光刻在光刻胶上定义出中间电极4的图形，沉积厚度10nm的ti和30nm的pt形成中间电极5，然后剥离光刻胶，如图4所示；

5)通过光刻在光刻胶上定义出第二功能层5的图形，沉积厚度30nm的nbo2形成第二功能层5，然后剥离光刻胶，如图5所示；

6)通过光刻在光刻胶上定义出顶电极6的图形，沉积厚度10nm的ti和30nm的pt形成顶电极6，然后剥离光刻胶，如图6所示；得到的全忆阻器神经网络的俯视图如图7所示。

通过本实施例的方法制备的全忆阻器神经网络，为了验证其功能性，我们采用由四个忆阻突触器件连接到一个输出神经元器件组成的电路，如图8所示。其中的电容可以是外部电容器，也可以是神经元器件的固有电容。将神经元的权重设置为“0101”模式，这意味着第一和第三突触(w1和w3)处于高电导状态，而第二和第四突触(w2和w4)处于低电导状态，指示神经元仅识别“0101”。在图9中，根据输入模式绘制突触后神经元输出。可以清楚地看到，神经元得到了成功的训练，并且从神经元的输出中，很容易确定网络识别出了“0101”模式。因此本实施例制备的全忆阻器神经网络已经可以解决简单的图像识别任务。通过增加输入神经元的数量和神经元的数量，可以使用相同的基本方法来处理更复杂的图像，并且可以解决更困难的任务，例如数字识别或语言识别。

利用全忆阻器神经网络进行监督学习测试。在这种情况下，网络的突触权重由外部管理员设置。此处，向网络显示了一组由输入模式和预期神经元输出触发频率(>1mhz)组成的训练数据。根据预期输出与实际输出之间的偏差，在优化过程中调整突触权重，直到最佳解近似并且对网络进行相似的训练为止，我们利用图10所示的流程展出了监督学习的示例。图11显示了在单个神经元的监督学习过程中，四个突触权重随时间的发展。最初，所有突触都处于高电阻状态(低电导状态)。当重复输入模式“1010”时，通过不断调整突触的权重，神经元会随着时间的推移适应它，直到最终神经元学会了该模式。图12所示，可以清楚地看到神经元已被成功训练，并且神经网络通过训练可以识别“1010”，这表明我们的神经形态系统可以解决简单的图像识别任务。以上结果证明根据本发明的技术方案所制备的全忆阻器神经网络能够实现在模式识别和监督学习方面的应用，对于未来最终实现大规模类脑计算硬件具有重要的意义。

最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。