一种用于5G通信测试仪表测试数据的并行处理方法与流程

本发明涉及数字信号处理领域，更具体的说是涉及一种用于5g通信测试仪表测试数据的并行处理方法。

背景技术：

随着第四代移动通信系统4g全面商用，对下一代技术5g的讨论已经成为通信业和学术界探讨的热点。近年来，移动数据的需求爆炸式增长，现有移动通信系统难以满足未来需求，急需研发新一代5g系统。5g的性能目标是高数据速率、减少延迟、节省能源、降低成本、提高系统容量和大规模设备连接。

通常将可通信网络根据天线的覆盖范围划分为各个小区，每个小区中包括多个被测端和测试端。现有的5g的l1的计算为将小区中产生的数据进行串行通信后解扰，然而由于5g中数据量的爆炸式增长，未来每个小区中都将产生大量数据。

5g通信测试仪表对5g通信产业链的发展至关重要，通信测试仪表需要具有时延低、测试任务量多的特性。然而，5g的大数据量给通信测试带来了更高的挑战，5g通信测试仪表中常规的对数据进行串行处理的方式将导致数据处理时延较长，不利于对5g中大量数据的快速处理。

技术实现要素：

针对现有技术存在的不足，本发明的目的在于提供一种用于5g通信测试仪表测试数据的并行处理方法，该方法能够降低数据处理时延。

为实现上述目的，本发明提供了如下技术方案：一种用于5g通信测试仪表测试数据的并行处理方法，提供数据处理模块以及存储资源模块，所述数据处理模块包括若干fpga，所述数据处理模块配置有数据分割策略、子数据包时间错位策略以及fpga计算资源策略，所述存储资源模块配置有分区策略，所述存储资源模块根据分区策略对存储资源模块进行分区得到若干存储资源区，所述存储资源区与所述fpga一一对应，该方法包括有：

分割步骤：所述数据处理模块根据所述数据分割策略对母数据包进行分割得到若干子数据包，并进入获得时间错位步骤；

获得时间错位步骤：所述数据处理模块根据所述子数据包时间错位策略得到子数据包错位时间，并进入数据处理步骤；

数据处理步骤：所述数据处理模块将所述子数据包依次通过对应的所述fpga进行处理，前后相邻处理的两个所述子数据包的处理起始时间间隔等于所述子数据包错位时间，所述数据处理模块将通过各个所述fpga处理得到的所述子数据包存储于对应的存储资源区，并进入数据汇总步骤。

数据汇总步骤：各个所述子数据包处理完成后，所述数据处理模块将各个所述子数据包汇总成所述母数据包；

所述fpga计算资源策略包括有数据信息存储步骤、数据信息预判步骤，所述数据信息存储步骤包括所述数据处理模块获取并保存预设观察时间内的数据信息，所述预设观察时间分割成若干预设单位时间，所述数据信息包括有各个预设单位时间内对应的数据量大小、数据类型；

所述数据信息预判步骤包括所述数据处理模块于分割步骤前获取预设周期时间前对应的预设单位时间的数据信息，并将获得的数据信息作为待分割母数据包的预判数据信息；

所述数据分割策略包括有通过预判数据信息得到待分割母数据包的分割方式；

所述子数据包时间错位策略包括有通过预判数据信息以及母数据包的分割方式得到各个子数据包的预判数据信息，通过各个子数据包的预判数据信息得到子数据包错位时间。

作为本发明的进一步改进，数据分割策略包括预分割步骤、fpga预判步骤以及分割步骤，所述预分割步骤根据fpga数量、母数据包的大小、母数据包的类型确定基准分割数，fpga预判步骤获取工作总量参数，所述工作总量参数反映fpga计划的工作总量，所述分割步骤根据所述基准分割数以及工作总量参数调用对应的分割方式，并根据分割方式将所述母数据包分割成若干子数据包。

作为本发明的进一步改进，还包括配置分割查询表，所述分割查询表存储有分割信息，所述分割信息包括分割方式以及与分割方式对应的基准分割数和工作总量参数，所述分割步骤中还包括从所述分割查询表中确定所述分割方式。

作为本发明的进一步改进，所述子数据包时间错位策略包括数据错位确定步骤、fpga错位确定步骤以及处理步骤，所述数据错位确定步骤包括获取数据格式信息，并根据所述数据格式信息确定数据错位时间，所述数据错位时间反映理想状态下两个子数据包错位处理的最小间隔时间，所述fpga错位确定步骤包括根据工作总量参数生成fpga错位时间，所述fpga错位时间反映两个子数据包在该fpga串行处理下的最小间隔时间；所述处理步骤包括以加权的方式计算所述数据错位时间以及fpga错位时间以获得基准错位时间，并根据所述基准错位时间确定错位时间范围，并从所述错位时间范围中确定错位时间值作为子数据包错位时间。

作为本发明的进一步改进，所述分区策略包括预分区步骤、工作总量预判步骤以及分区步骤，所述预分区步骤根据fpga数量、存储资源模块大小确定分区数以及各存储资源区基准大小，工作总量预判步骤获取工作总量参数，所述工作总量参数反映fpga计划的工作总量，所述分区步骤根据所述各存储资源区基准大小以及工作总量参数调用确定的分区方式，并根据分区方式对所述存储资源模块进行分区。

作为本发明的进一步改进，还包括配置分区查询表，所述分区查询表存储有分区信息，所述分区信息包括分区方式以及与分区方式对应的分区数、各存储资源区基准大小和工作总量参数，所述分区步骤中还包括从所述分区查询表中确定所述分区方式。

本发明的有益效果：通过多fpga、多存储资源区以及若干子数据包从若干fpga错位处理的设置，实现了并行处理。且通过fpga计算资源策略能够预判母数据包的数据信息，作为对母数据包进行分割的依据，从而得到子数据包错位时间，使得子数据包错位时间不会设置的过长。并行处理以及fpga计算资源策略的设计有利于降低5g通信测试仪表的数据处理时延，提高5g通信测试仪表的测试任务量，且通过5g通信测试仪表的这种数据高效处理设计架构，能够降低数据处理的设计成本。

附图说明

图1为本发明的流程图；

图2为数据处理模块与存储资源模块的通信示意图。

具体实施方式

下面结合附图和实施例，对本发明进一步详细说明。

参照图1、图2所示，本实施例的一种用于5g通信测试仪表测试数据的并行处理方法，提供数据处理模块以及存储资源模块，所述数据处理模块包括若干fpga，所述数据处理模块配置有数据分割策略、子数据包时间错位策略以及fpga计算资源策略，所述存储资源模块配置有分区策略，所述存储资源模块根据分区策略对存储资源模块进行分区得到若干存储资源区，所述存储资源区与所述fpga一一对应。

fpga计算资源策略包括有数据信息存储步骤、数据信息预判步骤。数据信息存储步骤包括数据处理模块获取并保存预设观察时间内的数据信息，预设观察时间分割成若干预设单位时间，数据信息包括有各个预设单位时间内对应的数据量大小、数据类型，数据类型即数据格式。数据信息预判步骤包括数据处理模块于分割步骤前获取预设周期时间前对应的预设单位时间的数据信息，并将获得的数据信息作为待分割母数据包的预判数据信息。预设观察时间应当大于预设周期时间。

分区策略包括预分区步骤、工作总量预判步骤以及分区步骤。预分区步骤根据fpga数量、存储资源模块大小确定分区数以及各存储资源区基准大小，工作总量预判步骤获取工作总量参数，工作总量参数反映fpga工作总量情况，分区步骤根据各存储资源区基准大小以及工作总量参数调用确定的分区方式，并根据分区方式对存储资源模块进行分区。存储资源模块还配置分区查询表，分区查询表存储有分区信息，分区信息包括分区方式以及与分区方式对应的分区数、各存储资源区基准大小和工作总量参数，分区步骤中还包括从分区查询表中确定分区方式。由于不同fpga串行处理的最小间隔时间不同，因此不同fpga的工作总量情况不同，工作总量参数值的取值范围为1-9，数值越大则fpga越工作总量。

例如当fpga数量为8，存储资源模块大小为64g时。根据预分区步骤，由于存储资源区与fpga一一对应，因此分区数等于fpga数为8，由存储资源模块大小64g除以分区数8得到各存储资源区基准大小均为8g。根据工作总量预判步骤，获取各个fpga的工作总量参数，例如各个fpga的工作总量参数为5、5、6、6、6、6、7、7。根据分区步骤，根据各存储资源区基准大小8g以及各个fpga的工作总量参数，从分区查询表中得到对应的分区方式，例如此时分区查询表中对应的分区方式为工作总量值为5的fpga的储区大小为7g，工作总量值为6的fpga的储区大小为8g，工作总量值为7的fpga的储区大小为8g。

分区查询表中设置有不同分区方式以及与不同分区方式对应的分区数、各存储资源区基准大小和工作总量参数。分区查询表中的分区方式可修改，且不同分区方式的设置原则为：工作总量参数值低的fpga的存储资源区大小小于工作总量参数值高的fpga，从而缓解工作总量参数值高的fpga的工作总量情况，有利于降低数据处理的时延。

该用于5g检测数据的并行处理方法包括有依次进行的分割步骤、获得时间错位步骤、数据处理步骤和数据汇总步骤。

分割步骤：数据处理模块根据数据分割策略对母数据包进行分割得到若干子数据包。数据分割策略包括预分割步骤、fpga预判步骤以及分割步骤，预分割步骤根据fpga数量、预判数据信息中母数据包的大小、母数据包的类型确定基准分割数，fpga预判步骤获取工作总量参数，工作总量参数反映fpga工作总量情况，分割步骤根据基准分割数以及工作总量参数调用对应的分割方式，并根据分割方式将母数据包分割成若干子数据包。数据处理模块还配置有分割查询表，分割查询表存储有分割信息，分割信息包括分割方式以及与分割方式对应的基准分割数和工作总量参数，分割步骤中还包括从分割查询表中确定分割方式。

例如当fpga数量为8，母数据包大小为16g，母数据包的格式类型为mp4，根据预分割步骤，得到对应的基准分割数，例如此时的基准分割数为16。根据工作总量预判步骤，获取各个fpga的工作总量参数，例如各个fpga的工作总量参数为5、5、6、6、6、6、7、7。根据分割步骤，从分割查询表中得到分割方式以及与分割方式对应的基准分割数和工作总量参数。例如此时分割查询表中对应的分割方式为每个fpga处理两个子数据包，且工作总量参数为5的fpga的子数据包大小为1.2g，工作总量参数为6的fpga的子数据包大小为1g，工作总量参数为7的fpga的子数据包大小为0.8g。

分割查询表存储有不同分割方式以及与分割方式对应的基准分割数和工作总量参数。分割查询表中的分各方式可修改，且不同分割方式的设置原则为：母数据包越大，母数据包的格式类型越复杂，对应的基准分割数越大；工作总量参数值低的fpga的子数据包大小大于工作总量参数值高的fpga，一方面有利于缓解子数据包过大时，于工作总量fpga内处理可能造成的失真现象；另一方面能够缓解工作总量参数值高的fpga的工作总量情况，有利于降低数据处理的时延。

获得时间错位步骤：数据处理模块根据子数据包时间错位策略得到子数据包错位时间。子数据包时间错位策略包括数据错位确定步骤、fpga错位确定步骤以及处理步骤，数据错位确定步骤包括通过预判数据信息以及母数据包的分割方式得到各个子数据包的预判数据信息，从而获取子数据包的数据格式信息，并根据数据格式信息确定数据错位时间，数据错位时间反映理想状态下两个子数据包错位处理的最小间隔时间，fpga错位确定步骤包括根据工作总量参数生成fpga错位时间，fpga错位时间反映两个子数据包在该fpga串行处理下的最小间隔时间；处理步骤包括以加权的方式计算数据错位时间以及fpga错位时间以获得基准错位时间，并根据基准错位时间确定错位时间范围，并从错位时间范围中确定错位时间值作为子数据包错位时间。

例如根据数据错位确定步骤，两个子数据包错位处理的最小间隔时间即各个子数据包的数据错位时间均为0.5秒时，根据fpga错位确定步骤，8个fpga的fpga错位时间分别为0.5、0.5、0.7、0.7、0.7、0.7、0.9、0.9秒时，根据处理步骤，例如获得基准错位时间分别为0.8、0.8、1、1、1、1、1.2、1.2秒，在确定错位时间范围并从错位时间范围中确定错位时间值作为子数据包错位时间。子数据包错位时间的加权计算中，当数据错位时间越大、fpga错位时间越大，则子数据包错位时间越大。

数据处理步骤：数据处理模块将子数据包依次通过对应的fpga进行处理，前后相邻处理的两个子数据包的处理起始时间间隔等于子数据包错位时间，存储资源模块将通过各个fpga处理得到的子数据包存储于对应的存储资源区。

例如16个子数据包通过各自对应的6个fpga处理时，前后相邻处理的两个子数据包的时间间隔以子数据包错位时间为准，存储资源模块将子数据包存储于各个fpga对应的8个存储资源区内，

数据汇总步骤：各个子数据包处理完成后，数据处理模块将各个子数据包汇总成母数据包。

例如数据处理模块将16个子数据包全部处理完成后，将分别位于8个存储资源区的16个子数据包重新汇总成完整的母数据包，以便于后续对数据的解扰。

以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。