1.一种对组合逻辑电路等价验证的分级方法，其特征在于：包括以下步骤：
s1、对优化前后的芯片设计进行触发器配对；
s2、对配对后的触发器的跳转逻辑电路进行分级，所述分级包括：所述跳转逻辑电路的输入信号级数为0；所述跳转逻辑电路中任意一个逻辑门电路的内部信号级数为当前输入信号级数的最大值加1；
s3、对分级后的所述逻辑门电路的内部信号逐级匹配，得到匹配信号；
s4、对所述匹配信号进行逐级的等价验证，若当级匹配信号被证明等价，则仅保留一个代表信号进行下级验证。
2.根据权利要求1所述的一种对组合逻辑电路等价验证的分级方法，其特征在于：所述分级还包括：任意一个逻辑门电路的输出信号级数为当前输入信号级数的最大值加1。
3.根据权利要求1所述的一种对组合逻辑电路等价验证的分级方法，其特征在于：所述s1前还包括读入芯片设计代码，并解析为网表的步骤。
4.根据权利要求1所述的一种对组合逻辑电路等价验证的分级方法，其特征在于：对分级后的所述逻辑门电路的内部信号的匹配采用仿真配对的方式。
5.根据权利要求1所述的一种对组合逻辑电路等价验证的分级方法，其特征在于：对所述匹配信号进行逐级的等价验证还包括：若当级匹配信号被证明不等价，则验证结束。
6.根据权利要求1所述的一种对组合逻辑电路等价验证的分级方法，其特征在于：所述逐级的等价验证按照信号级数由小到大的顺序进行。
7.根据权利要求1所述的一种对组合逻辑电路等价验证的分级方法，其特征在于：所述等价验证采用bdd或sat算法。
8.根据权利要求1所述的一种对组合逻辑电路等价验证的分级方法，其特征在于：所述跳转逻辑电路只有一个输出信号，所述等价验证还包括：对所述输出信号进行验证。
9.根据权利要求8所述的一种对组合逻辑电路等价验证的分级方法，其特征在于：对所述输出信号进行验证包括：若所述输出信号的值为0，则整个电路等价。
10.根据权利要求8所述的一种对组合逻辑电路等价验证的分级方法，其特征在于：若所述输出信号的值为1，则整个电路不等价。