一种极化SU(2)群到SU(3)群的转换方法及系统与流程

本发明涉及极化特殊酉变换领域，具体涉及一种极化su(2)群到su(3)群的转换方法及系统。

背景技术：

特殊酉群(specialunitarygroup)是酉群的一个子群，是由行列式为1的n×n酉矩阵所组成的李群，通常表示为su(n)。在极化代数领域，我们主要关注su(2)和su(3)，其分别对应于目标的2×2散射矩阵[s]和3×3相干矩阵[t]。基于su(2)矩阵，我们可通过共相似变换(con-similaritytransformation)将一组极化基下的矩阵[s]变换到另一组极化基下，实现对矩阵[s]的对角化等操作。同样，基于su(3)矩阵，我们也可通过对矩阵[t]执行酉变换(unitarytransformation)实现特征分解、去取向等操作。对于稳定单目标，其同时具有等价的矩阵[s]和矩阵[t]，因此我们可将对其[s]矩阵的su(2)共相似变换转换为对[t]矩阵的su(3)酉变换。相比于共相似变换，酉变换存在众多快速实现方法，因此更易于求解和计算。

su(n)群的自由度为n²-1。故su(2)和su(3)的自由度分别为3和8，可通过pauli矩阵和gell-mann矩阵生成。由于自由度较低，因此任意一个su(2)矩阵都存在一个等价的su(3)矩阵。对于一些常见的su(2)矩阵，例如由pauli矩阵所生成的su(2)旋转矩阵、螺旋角矩阵以及绝对相位矩阵，学者们都已给出了对应的su(3)矩阵。然而对于一般的su(2)矩阵，在极化代数领域，尚不存在一种推导其对应su(3)矩阵的方法(参考文献[1]：j.-s.lee,e.pottier,polarimetricradarimaging:frombasicstoap-plications.bocaraton,fl:crcpress,2009)。

技术实现要素：

本发明的目的克服上述技术缺陷，通过串行矩阵升维和降维操作，提出了一种一般的极化su(2)群到su(3)群转换方法，实现极化su(2)群和su(3)群之间的严格转换。

为了实现上述目的，本发明的实施例1提供了一种极化su(2)群到su(3)群的转换方法，所述方法包括：

步骤1)读入待转换的su(2)矩阵[u2]，执行转置操作获得矩阵[u2]^t；

步骤2)基于kronecker积对步骤1)得到的转置矩阵[u2]^t进行升维操作获得4×4中间矩阵[m4]；

步骤3)基于3×4常实矩阵[a]、利用矩阵变换对步骤2)得到的中间矩阵[m4]进行降维操作获得最终的su(3)矩阵[u3]。

作为上述方法的一种改进，所述步骤1)具体为：

读入的待转换su(2)矩阵[u2]为：

则转置矩阵[u2]^t为：

其中，上标t表示矩阵转置。

作为上述方法的一种改进，所述步骤2)具体为：

中间矩阵[m4]为：

式中，表示kronecker积。

作为上述方法的一种改进，所述步骤3)具体为：

3×4常实矩阵[a]为：

su(3)矩阵[u3]为：

[u3]＝[a][m4][a]^t。

本发明的实施例2提出了一种极化su(2)群到su(3)群的转换系统，所述系统包括：su(2)矩阵读取模块、升维模块和su(3)矩阵生成模块；

su(2)矩阵读取模块，用于读入待转换的su(2)矩阵[u2]，执行转置操作获得矩阵[u2]^t，输出至升维模块；

升维模块，用于基于kronecker积对转置矩阵[u2]^t进行升维操作获得4×4中间矩阵[m4]，输出至su(3)矩阵生成模块；

su(3)矩阵生成模块，用于基于3×4常实矩阵[a]，利用矩阵变换对中间矩阵[m4]进行降维操作，获得最终的su(3)矩阵[u3]。

本发明的实施例3提出了一种计算机设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述的方法。

本发明的实施例4提出了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序当被处理器执行时使所述处理器执行上述的方法。

本发明的优点在于：

1、本发明的方法通过串行矩阵升维和降维操作，实现了极化su(2)群和su(3)群之间的严格转换，将极化代数理论向前推进了重要一步；

2、基于本发明的转换方法，将对目标散射矩阵的su(2)共相似变换转换为对其相干矩阵的su(3)酉变换；相比于共相似变换，酉变换存在众多快速实现方法，因此更易于求解和计算。

附图说明

图1是本发明的极化su(2)群到su(3)群的转换方法的总体流程图；

图2是本发明的极化su(2)群到su(3)群的转换方法的具体流程图。

具体实施方式

现结合附图和具体实施例对本发明的技术方案进行详细说明。

实施例1

如图1所示，本发明的实施例1提出了一种极化su(2)群到su(3)群的转换方法，包括以下步骤：

步骤1)读入待转换的su(2)矩阵[u2]，执行转置操作获得矩阵[u2]^t；

步骤2)基于kronecker积对步骤1)得到的转置矩阵[u2]^t进行升维操作获得4×4中间矩阵[m4]；

步骤3)基于3×4常实矩阵[a]、利用矩阵变换对步骤2)得到的中间矩阵[m4]进行降维操作获得最终的su(3)矩阵[u3]。

如图2所示，下面对本发明方法中的步骤做进一步具体描述。

在步骤1)中，读入待转换的su(2)矩阵[u2]，执行转置操作获得矩阵[u2]^t。在本实施例中，所读入的su(2)矩阵[u2]如下：

其为su(2)为旋转矩阵，由pauli矩阵[σ1]所生成。保持主对角元素a和d不变，将副对角元素b和c进行置换，可得矩阵[u2]的转置矩阵[u2]^t如下：

式中，上标t表示矩阵转置。

基于步骤1)得到的转置矩阵[u2]^t，在步骤2)中，对矩阵[u2]^t与其自身做kronecker积实现升维操作，获得4×4中间矩阵[m4]：

式中，表示kronecker积。

基于步骤2)得到的中间矩阵[m4]，步骤3)中利用下述3×4常实矩阵[a]

对中间矩阵[m4]进行如下变换实现降维操作：

上面即是最终获得的su(3)矩阵[u3]，可看到，其就是极化雷达领域常用的目标su(3)旋转矩阵，这验证了本发明方法的正确性。

实施例2

本发明的实施例2提供了一种极化su(2)群到su(3)群的转换系统，所述系统包括：su(2)矩阵读取模块、升维模块和su(3)矩阵生成模块；

su(2)矩阵读取模块，用于读入待转换的su(2)矩阵[u2]，执行转置操作获得矩阵[u2]^t，输出至升维模块；

升维模块，用于基于kronecker积对转置矩阵[u2]^t进行升维操作获得4×4中间矩阵[m4]，输出至su(3)矩阵生成模块；

su(3)矩阵生成模块，用于基于3×4常实矩阵[a]，利用矩阵变换对中间矩阵[m4]进行降维操作，获得最终的su(3)矩阵[u3]。

实施例3

本发明的实施例3还可提供的一种计算机设备，包括：至少一个处理器、存储器、至少一个网络接口和用户接口。该设备中的各个组件通过总线系统耦合在一起。可理解，总线系统用于实现这些组件之间的连接通信。总线系统除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。

其中，用户接口可以包括显示器、键盘或者点击设备(例如，鼠标，轨迹球(trackball)、触感板或者触摸屏等。

可以理解，本申请公开实施例中的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-onlymemory，rom)、可编程只读存储器(programmablerom，prom)、可擦除可编程只读存储器(erasableprom，eprom)、电可擦除可编程只读存储器(electricallyeprom，eeprom)或闪存。易失性存储器可以是随机存取存储器(randomaccessmemory，ram)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的ram可用，例如静态随机存取存储器(staticram，sram)、动态随机存取存储器(dynamicram，dram)、同步动态随机存取存储器(synchronousdram，sdram)、双倍数据速率同步动态随机存取存储器(doubledataratesdram，ddrsdram)、增强型同步动态随机存取存储器(enhancedsdram，esdram)、同步连接动态随机存取存储器(synchlinkdram，sldram)和直接内存总线随机存取存储器(directrambusram，drram)。本文描述的存储器旨在包括但不限于这些和任意其它适合类型的存储器。

在一些实施方式中，存储器存储了如下的元素，可执行模块或者数据结构，或者他们的子集，或者他们的扩展集：操作系统和应用程序。

其中，操作系统，包含各种系统程序，例如框架层、核心库层、驱动层等，用于实现各种基础业务以及处理基于硬件的任务。应用程序，包含各种应用程序，例如媒体播放器(mediaplayer)、浏览器(browser)等，用于实现各种应用业务。实现本公开实施例方法的程序可以包含在应用程序中。

在上述的实施例3中，还可通过调用存储器存储的程序或指令，具体的，可以是应用程序中存储的程序或指令，处理器用于执行实施例1的方法的步骤。

实施例1的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(digitalsignalprocessor，dsp)、专用集成电路(applicationspecificintegratedcircuit，asic)、现场可编程门阵列(fieldprogrammablegatearray，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行实施例1中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合实施例1所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。

可以理解的是，本发明描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现，处理单元可以实现在一个或多个专用集成电路(applicationspecificintegratedcircuits，asic)、数字信号处理器(digitalsignalprocessing，dsp)、数字信号处理设备(dspdevice，dspd)、可编程逻辑设备(programmablelogicdevice，pld)、现场可编程门阵列(field-programmablegatearray，fpga)、通用处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。

对于软件实现，可通过执行本发明的功能模块(例如过程、函数等)来实现本发明技术。软件代码可存储在存储器中并通过处理器执行。存储器可以在处理器中或在处理器外部实现。

实施例4

本发明实施例4还可提供一种非易失性存储介质，用于存储计算机程序。当该计算机程序被处理器执行时可以实现实施例1中方法中的各个步骤。

最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。