一种调度参数提取方法、装置及计算机可读存储介质与流程

1.本发明涉及通信技术领域，特别是涉及一种调度参数提取方法、装置及计算机可读存储介质。


背景技术：

2.在基带处理单元(building base band unit，bbu)基站系统中，数据链路层中的数字信号处理器(digital signal process，dsp)将向基带板的现场可编程逻辑门阵列(field-programmable gate array，fpga)发送调度参数，以使得fpga实现物理层的下行链路的turbo(一种软输出迭代译码算法)编码、调度、层映射、预编码以及物理资源映射等功能。
3.调度参数的异常将导致fpga的故障。因此，相关技术中为排查fpga故障的原因，可以在fpga发生故障时在fpga上插接仿真器，通过仿真器提取fpga的调度参数，并由仿真器将提取到的调度参数传输至相关人员的个人电脑上，以便相关人员检测调度参数是否异常。
4.但是在fpga上插接仿真器需要插拔基带板，由于插拔后的基带板的运行环境可能与插拔前不同，因此插拔前调度参数存在的一些偶然性异常在插拔基带板后可能消失，导致难以根据调度参数定位fpga的故障。


技术实现要素：

5.本发明实施例的目的在于提供一种调度参数提取方法、装置以及计算机可读存储介质，以实现在不插拔基带板的情况下准确提取fpga的调度参数，从而可以准确定位fpga的故障。具体技术方案如下：
6.在本发明实施例的第一方面，提供了一种调度参数提取方法，应用于基带板的现场可编程逻辑门阵列fpga，所述fpga集成有串行外设接口spi和用于将串行的spi信号转换为并行的寄存器接口信号的第一spi电路单元，所述第一spi电路单元与所述fpga的spi电连接，所述方法包括：判断数字信号处理器dsp通过数据链路层发送至所述fpga的调度参数是否满足预设的筛选条件；当所述调度参数满足所述筛选条件时，缓存所述调度参数，其中，用于缓存所述调度参数的片上存储资源与所述第一spi电路单元电连接；经由所述第一spi电路单元和所述spi输出缓存的调度参数。
7.在一种可能的实施例中，在所述判断数字信号处理器dsp通过数据链路层发送至所述fpga的调度参数是否满足预设的筛选条件之前，所述方法还包括：获取半帧标识和小区标识；所述判断数字信号处理器dsp通过数据链路层发送至所述fpga的调度参数是否满足预设的筛选条件，包括：判断dsp通过数据链路层发送至所述fpga的调度参数是否属于所述半帧标识所表示的半帧，并且属于所述小区标识所表示的小区；如果所述dsp通过数据链路层发送至所述fpga的调度参数属于所述半帧标识所表示的半帧并且属于所述小区标识所表示的小区，确定所述调度参数满足预设的筛选条件；如果所述dsp通过数据链路层发送
至所述fpga的调度参数不属于所述半帧标识所表示的半帧或者不属于所述小区标识所表示的小区，确定所述调度参数不满足预设的筛选条件。
8.在一种可能的实施例中，在所述缓存所述调度参数之后，所述方法还包括：将用于缓存所述调度参数的片上存储资源切换至锁定状态，处于锁定状态的所述片上存储资源拒绝执行写操作；当接收到锁定解除指令时，将所述片上存储器切换至解锁状态，处于解锁状态的所述片上存储资源允许执行写操作。
9.在一种可能的实施例中，所述经由所述第一spi电路单元和所述spi输出缓存的调度参数，包括：获取控制平台通过所述第一spi电路单元输入的存储地址；读取缓存中所述存储地址所表示的存储单元所缓存的调度参数；经由所述第一spi电路单元和所述spi输出读取到的调度参数。
10.在一种可能的实施例中，用于缓存所述调度参数的片上存储资源包括多个存储深度相同的存储分区，对于任一存储分区的任一存储单元，除该任一存储分区外的每个存储分区中存在与该任一存储单元存储地址相同的存储单元；不同存储分区与不同的偏移值之间存在对应关系；所述读取缓存中所述存储地址所表示的存储单元所缓存的调度参数，包括：针对每个存储分区对应的偏移值，以该偏移值对所述存储地址进行偏移；读取缓存中经过偏移的存储地址所表示的存储单元所缓存的调度参数。
11.所述fpga还包括第二spi电路单元，所述第二spi电路单元与所述fpga中用于实现信号调制解调功能的电路单元电连接，并且与所述spi电连接；所述第一spi电路单元与所述第二spi电路单元工作于不同的时钟域；所述方法还包括：对所述第一spi电路单元和所述第二spi电路单元之间的交互信号进行跨时钟域处理；所述当所述调度参数满足所述筛选条件时，缓存所述调度参数，包括：在经过跨时钟域处理后的交互信号的控制下，当所述调度参数满足所述筛选条件时，缓存所述调度参数。
12.在一种可能的实施例中，所述fpga中还包括或运算单元，所述或运算单元与所述第一spi电路单元电连接，并且与所述第二spi电路单元电连接，并且与所述spi电连接；所述经由所述第一spi电路单元和所述spi输出缓存的调度参数，包括：经由述第一spi电路单元将缓存的调度参数串行输出至所述或运算单元；经由所述或运算单元对所述第一spi电路单元的输出和所述第二spi电路单元的输出进行或运算，得到运算结果；经由所述或运算单元将得到的运算结果通过所述spi输出。
13.在本发明实施例的第二方面，提供了一种调度参数提取装置，应用于基带板的现场可编程逻辑门阵列fpga，所述fpga集成有串行外设接口spi和用于将串行的spi信号转换为并行的寄存器接口信号的第一spi电路单元，所述第一spi电路单元与所述fpga的spi电连接，所述装置包括：判断模块，用于判断数字信号处理器dsp通过数据链路层发送至所述fpga的调度参数是否满足预设的筛选条件；缓存模块，用于当所述调度参数满足所述筛选条件时，缓存所述调度参数，其中，用于缓存所述调度参数的片上存储资源与所述第一spi电路单元电连接；输出模块，用于经由所述第一spi电路单元和所述spi输出缓存的调度参数。
14.在一种可能的实施例中，所述判断模块还用于在所述判断数字信号处理器dsp通过数据链路层发送至所述fpga的调度参数是否满足预设的筛选条件之前，获取半帧标识和小区标识；
15.所述判断模块判断数字信号处理器dsp通过数据链路层发送至所述fpga的调度参数是否满足预设的筛选条件，包括：
16.判断dsp通过数据链路层发送至所述fpga的调度参数是否属于所述半帧标识所表示的半帧，并且属于所述小区标识所表示的小区；
17.如果所述dsp通过数据链路层发送至所述fpga的调度参数属于所述半帧标识所表示的半帧并且属于所述小区标识所表示的小区，确定所述调度参数满足预设的筛选条件；
18.如果所述dsp通过数据链路层发送至所述fpga的调度参数不属于所述半帧标识所表示的半帧或者不属于所述小区标识所表示的小区，确定所述调度参数不满足预设的筛选条件。
19.在一种可能的实施例中，所述缓存模块还用于在所述缓存所述调度参数之后，将用于缓存所述调度参数的片上存储资源切换至锁定状态，处于锁定状态的所述片上存储资源拒绝执行写操作；
20.当接收到锁定解除指令时，将所述片上存储器切换至解锁状态，处于解锁状态的所述片上存储资源允许执行写操作。
21.在一种可能的实施例中，所述输出模块经由所述第一spi电路单元和所述spi输出缓存的调度参数，包括：
22.获取控制平台通过所述第一spi电路单元输入的存储地址；
23.读取缓存中所述存储地址所表示的存储单元所缓存的调度参数；
24.经由所述第一spi电路单元和所述spi输出读取到的调度参数。
25.在一种可能的实施例中，用于缓存所述调度参数的片上存储资源包括多个存储深度相同的存储分区，对于任一存储分区的任一存储单元，除该任一存储分区外的每个存储分区中存在与该任一存储单元存储地址相同的存储单元；不同存储分区与不同的偏移值之间存在对应关系；
26.所述输出模块读取缓存中所述存储地址所表示的存储单元所缓存的调度参数，包括：
27.针对每个存储分区对应的偏移值，以该偏移值对所述存储地址进行偏移；读取缓存中经过偏移的存储地址所表示的存储单元所缓存的调度参数。
28.在一种可能的实施例中，所述fpga还包括第二spi电路单元，所述第二spi电路单元与所述fpga中用于实现信号调制解调功能的电路单元电连接，并且与所述spi电连接；所述第一spi电路单元与所述第二spi电路单元工作于不同的时钟域；
29.所述缓存模块当所述调度参数满足所述筛选条件时，缓存所述调度参数，包括：
30.在经过跨时钟域处理后的交互信号的控制下，当所述调度参数满足所述筛选条件时，缓存所述调度参数。
31.在一种可能的实施例中，所述fpga中还包括或运算单元，所述或运算单元与所述第一spi电路单元电连接，并且与所述第二spi电路单元电连接，并且与所述spi电连接；
32.所述输出模块经由所述第一spi电路单元和所述spi输出缓存的调度参数，包括：
33.经由述第一spi电路单元将缓存的调度参数串行输出至所述或运算单元；
34.经由所述或运算单元对所述第一spi电路单元的输出和所述第二spi电路单元的输出进行或运算，得到运算结果；
35.经由所述或运算单元将得到的运算结果通过所述spi输出。
36.在本发明实施例的第三方面，提供了一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述第一方面任一所述的方法步骤。
37.本发明实施例有益效果：
38.本发明实施例提供的调度参数提取方法、装置及计算机可读存储介质，可以通过设置筛选条件的方式将指定的调度参数缓存于fpga内部的片上存储器中，再通过spi输出这些参数，从而实现在不插拔基带板的前提下准确提取fpga的调度参数，由于不需要插拔基带板因此不会因提取参数导致fpga偶然发生的故障消失，因此可以基于提取到的调度参数准确定位fpga的故障。
39.当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
40.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
41.图1a所示为本发明实施例提供的fpga的一种框架示意图；
42.图1b所示为本发明实施例提供的fpga的另一种框架示意图；
43.图1c所示为本发明实施例提供的fpga的另一种框架示意图；
44.图1d所示为本发明实施例提供的调度参数提取电路单元的一种结构示意图；
45.图2所示为本发明实施例提供的调度参数提取方法的一种流程示意图；
46.图3所示为本发明实施例提供的调度参数输出方法的一种流程示意图；
47.图4所示为本发明实施例提供的调度参数提取装置的一种结构示意图。
具体实施方式
48.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
49.为了更清楚的对本发明实施例提供的调度参数提取方法进行说明，下面将对本发明实施例提供的调度参数提取方法的一种可能的应用场景进行示例性说明。可以理解的是，以下示例仅是本发明实施例提供的调度参数提取方法的一种可能的应用场景，在其他可能的实施例中本发明实施例提供的调度参数提取方法也可以应用于其他可能的应用场景中。
50.参见图1a，图1a所示为本发明实施例提供的fpga的一种框架示意图。其中，数据链路层的dsp通过高速串行计算机扩展总线标准(peripheral component interconnect express，pcie)总线与fpga连接，并且通过pcie总线向fpga发送调度参数。fpga将接收到的
调度参数缓存于uram(集成于fpga上的一种存储器)，fpga在对缓存的调度参数进行参数分发和参数计算后，用以基于这些调度参数实现tubor编码、调制、层映射、预编码以及物理资源映射等功能。当fpga的这些功能出现故障时，可能是dsp发送的调度参数存在异常导致的，也可能是fpga实现这些功能的逻辑存在问题导致的。
51.为定位fpga的故障，相关人员可以在fpga中加入ila(一种调式方式)调式功能，示例性的可以如图1b所示，图1b所示为本发明实施例提供的fpga的另一种框架示意图。fpga可以根据相关人员设置，将相关人员需要调查观测的数据信号、地址信号以及写使能信号等信号存储于ila core(ila核)中。
52.相关人员通过外置的仿真器的联合测试工作组(joint test action group，jtag)调式接口与ila core对接，并将相关人员的个人电脑插接于仿真器，以在个人电脑上查看fpga的调度参数并检测调度参数是否存在异常。
53.但是，一方面由于bbu的机框的物理结构限制，在fpga上插接仿真器需要插拔基带板。插拔基带板后由于运行环境发生变化，因此插拔基带板前fpga存在的故障在插拔基带板后可能消失，则即使相关人员能够在个人电脑上查看fpga的调度参数，但是此时的调度参数无法用于定位插拔基带板前fpga存在的故障。示例性的，假设插拔基带板前fpga存在的故障是由于调度参数1异常导致的，而在插拔基带板后fpga的故障消失，各调度参数恢复正常，此时相关人员在个人电脑上查看fpga的调度参数并检测可以得到调度参数正常的结论，如果基于该结论定位故障，则将认定故障是由于fpga的业务逻辑存在问题导致的，显然定位错误。因此，该方案中难以根据提取到的调度参数准确定位故障。
54.另一方面，该方案需要在fpga上连接仿真器，因此需要相关人员亲自到fpga所在场景中将仿真器插接于fpga上，即只能够在fpga本地(下文称实验室环境)中实现该方案，而无法在远程控制的场景(下文称外场环境)实现该方案。
55.基于此，本发明实施例提供了一种调度参数提取方法，可以参见图2，图2所示为本发明实施例提供的调度参数提取方法的一种流程示意图，可以包括：
56.s201，判断dsp通过数据链路层发送至fpga的调度参数是否满足预设的筛选条件。
57.s202，当调度参数满足筛选条件时，缓存调度参数。
58.s203，经由第一spi电路单元和spi输出缓存的调度参数。
59.选用该实施例，可以通过设置筛选条件的方式将指定的调度参数缓存于fpga内部的片上存储器中，再控制第一spi电路单元通过spi输出这些参数，从而实现在不插拔基带板的前提下准确提取fpga的调度参数，由于不需要插拔基带板因此不会因提取参数导致fpga偶然发生的故障消失，因此可以基于提取到的调度参数准确定位fpga的故障。
60.另一方面，本发明实施例提供的调度参数提取方法无需相关人员前往实验室环境中将仿真器插接于插接fpga上，因此本发明实施例提供的调度参数提取方法可以在外场环境中实现，也可以在实验室环境中实现，因此具有更好的适用性。
61.其中，在s201中筛选条件可以根据用户实际需求进行设置。并且筛选条件的表示形式根据应用场景的不同可以不同，示例性的，在一种可能的实施例中，可以是以半帧标识表示筛选条件，其中半帧标识用于唯一表示一个半帧。在另一种可能的实施例中，也可以是以小区标识表示筛选条件，其中小区标识用于唯一表示一个小区。
62.当以半帧标识的形式表示筛选条件时，可以是判断调度参数所属半帧是否为半帧
标识所表示的半帧，如果调度参数所属半帧为半帧标识所表示的半帧，则确定调度参数符合筛选条件。如果调度参数所属半帧不为半帧标识所表示的半帧，则确定调度参数不符合筛选条件。
63.当以小区标识的形式表示筛选条件时，可以是判断调度参数所属小区是否为小区标识所表示的小区，如果调度参数所属小区为小区标识所表示的小区，则确定调度参数符合筛选条件。如果调度参数所属小区不为小区标识所表示的小区，则确定调度参数不符合筛选条件。
64.在又一种可能的实施例中，筛选条件也可以是以半帧标识和小区标识的形式的表示的。当以半帧标识和小区标识的形式表示筛选条件时，可以是判断调度参数所属半帧是否为半帧标识所表示的半帧，并且所属小区是否为小区标识所表示的小区，如果调度参数所属半帧为半帧标识所表示的半帧，并且调度参数所属小区为小区标识所表示的小区，则确定调度参数符合筛选条件。如果调度参数所属半帧不为半帧标识所表示的半帧，或者调度参数所属小区不为小区标识所表示的小区，则确定调度参数不符合筛选条件。
65.半帧标识和小区标识可以是fpga预先获取得到的，例如可以是由相关人员预先通过控制平台输入至fpga的。在一种可能的实施例中，本发明实施例提供的fpga的框架可以如图1c所示，筛选条件可以是由相关人员预先通过控制平台输入至fpga并且存储于其中的调度参数提取电路单元中，fpga中可以具有多个不同的调度参数提取电路单元，并且不同的调度参数提取电路单元中存储的筛选条件可以不同，从而可以通过不同的调度参数提取电路单元提取满足不同筛选条件的调度参数。
66.在s202中，用于缓存调度参数的片上存储资源与第一spi电路单元电连接。片上存储资源根据应用场景的不同可以是不同类型的存储器，示例性的，可以是集成在fpga上的uram。
67.在s203中，通过串行外设接口(serial peripheral interface，spi)可以将片上存储器所存储的调度参数发送至控制平台上进行显示，以便相关人员查看。
68.可以理解的是，片上存储资源的存储空间往往有限，当存储空间不足时，新存入的数据可能覆盖之前存入的数据。示例性的，假设片上存储资源的存储空间大小为10个单位数据量，则当片上存储资源已经存储10个单位数据量的调度参数并且接收到新的满足筛选条件的调度参数时，保存新的满足筛选条件的调度参数将导致已经存储的调度参数丢失。
69.基于此，在一种可能的实施例中，在fpga的片上存储资源中存储调度参数之后，可以将片上存储资源切换至锁定状态，处于锁定状态的片上存储资源拒绝执行写操作。由于处于锁定状态的片上存储资源不会被写入新的数据，因此片上存储资源中缓存的调度参数不会因为被复写而丢失。有效提高了片上存储资源中缓存的调度参数的安全性。
70.fpga可以是当接收到锁定解除指令时，将片上存储器切换至解锁状态，处于解锁状态的片上存储资源允许执行写操作。其中，锁定解除指令是由相关人员根据实际需求或经验输入至fpga的，相关人员输入锁定解除指令的方式根据应用场景的不同可以不同，本实施例对此不做限制。
71.为了更清楚的对本发明实施例提供的调度参数提取方法进行说明，下面将对调度参数的输出过程进行说明。可以参见图3，图3所示为本发明实施例提供的调度参数输出方法的一种流程示意图，可以包括：
72.s301，获取控制平台通过第一spi电路单元输入的存储地址。
73.控制平台可以是向第一spi电路单元串行输入的spi信号，如sdi(主设备数据输入)信号、sclk(时钟)信号以及scs(使能)信号，第一spi电路单元将串行输入的sdi信号、sclk信号以及scs信号转化为并行的寄存器接口信号，其中，寄存器接口信号包括：寄存器数据总线信号、地址总线信号、写使能信号以及读使能信号。其中，地址总线信号中包括存储地址。
74.s302，读取缓存中存储地址所表示的存储单元所缓存的调度参数。
75.示例性的，假设存储地址表示以地址为0x500的存储单元开始的连续1024个存储单元，则可以是根据存储地址读取该连续的1024个存储单元内缓存的调度参数。
76.可以理解的是，将调度参数存储于片上存储资源的过程应当与从片上存储资源中读取调度参数的过程相对应，因此本文中将只对读取过程进行说明，至于存储过程原理相同，不再赘述。
77.s303，经由第一spi电路单元和spi输出读取到的调度参数。
78.可以是将读取到的调度参数经过并串转换后输入至第一spi电路单元，并由第一spi电路单元通过spi串行输出读取到的调度参数。
79.地址总线信号的位宽有限，因此在从片上存储器中读取调度参数的过程中地址总线信号中所携带的存储地址所能表示的存储地址的数目有限。例如，假设地址总线信号的位宽为15bit(位)，其中3bit用于表示分区的基地址块，剩余12bit用于表示存储地址，地址总线信号理论上只能够表示4096种不同的存储地址，如果片上存储资源中缓存调度参数所用的存储单元数目超过4096个，则可能因地址总线信号位宽的限制导致无法从片上存储器中读取所有调度参数。例如，仍以地址总线信号中以12bit表示存储地址为例，如果片上存储器中存储调度参数所用的存储单元数目为8192个，则地址总线信号只能够表示其中一半的存储单位的存储地址。
80.基于此，在一种可能的实施例中，片上存储器可以包括多个存储深度相同的存储分区，对于任一存储分区的任一存储单元，除该任一存储分区外的每个存储分区中存在与该任一存储单元存储地址相同的存储单元，不同存储分区与不同的偏移值之间存在对应关系。
81.示例性的，假设每个存储分区的存储深度为1024，则每个存储分区中的1024个存储单元复用相同的1024个存储地址。例如，可以是每个存储分区中的第一个存储单元的存储地址为地址1，每个存储分区中的第二个存储单元的存储地址为地址2，每个存储分区中的第三个存储单元的存储地址为地址3，依次类推。则无论有多少个存储分区，存储地址的数目等于单个存储分区的存储深度，即1024。
82.任意两个相邻的存储分区之间的偏移值理论上不小于存储深度，以前述示例为例，任意两个相邻的存储分区之间偏移值理论上不小于1024，为描述方便，下文假设任意两个相邻的存储分区之间偏移值等于1024。
83.则在读取调度参数时，可以是针对每个存储分区对应的偏移值，以该偏移值对存储地址进行偏移，读取缓存中经过偏移的存储地址所表示的存储单元所缓存的调度参数。为描述方便，仍以前述示例为例，则fpga首先可以以偏移值为0，依次对地址1、地址2直至地址1024进行偏移，此时偏移值为0，因此偏移后的存储地址与偏移前的存储地址表示相同的
存储单元，因此读取地址1所表示的存储单元中缓存的调度参数、读取地址2所表示的存储单元中缓存的调度参数，依次类推直至读取地址1024所表示的存储单元中缓存的调度参数。再以偏移值为1024，依次对地址1、地址2直至地址1024进行偏移，此时偏移值为1024，因此偏移后的存储地址所表示的存储单元为偏移前的存储地址所表示的存储单元之后的1024个存储单元，因此读取地址1所表示的存储单元往后第1024个存储单元中缓存的调度参数、读取地址2所表示的存储单元往后第1024个存储单元中缓存的调度参数、依次类推直至读取地址1024所表示的存储单元往后第1024个存储单元中缓存的调度参数。依次类推，直至遍历所有偏移值。
84.选用该实施例，可以通过偏移值的方式使得同一存储地址可以表示不同的存储单元，有效降低所需存储地址的数目，避免因寄存器位宽限制导致的调度参数读取不完全。示例性的，假设地址总线信号中以12bit表示存储地址，并且假设片上存储器中存储调度参数所用的存储单元数目为8192个，并且假设在片上存储器设置8个不同的存储分区，则理论上可以通过1024个存储地址表示8192个存储单元，而1024个存储地址只需要占用10bit，可见地址总线信号的位宽满足需求。
85.出于实际需求，fpga内除用于实现本发明实施例提供的调度参数提取方法的电路单元以外还可以包括用于实现调制解调功能的电路单元，这些电路单元所处的时钟域可能与第一spi电路单元所处的时钟域不同。基于此，在一种可能的实施例中，fpga中还可以包括第二spi电路单元，第二spi电路单元与fpga中用于实现调制解调功能的电路单元电连接，并且与spi电连接。
86.第一spi电路单元与第二spi电路单元工作于不同的时钟域，示例性的，第一spi电路单元可以工作于400m时钟域下，第二spi电路单元可以工作于122m时钟域下。在该实施例中，为使得第一spi电路单元和第二spi电路单元之间能够正常进行信息交互，可以对第一spi电路单元和第二spi电路单元之间的交互信号进行跨时钟域处理。
87.对应于上述调度参数提取方法，本发明实施例还提供了一种fpga，应用于基带板，所述fpga集成有串行外设接口spi、第一spi电路单元、调度参数提取电路单元；
88.所述第一spi电路单元用于将串行的spi信号转换为并行的寄存器接口信号，并且与所述spi电连接；
89.所述调度参数提取电路单元，用于判断数字信号处理器dsp通过数据链路层发送至所述fpga的调度参数是否满足预设的筛选条件；当所述调度参数满足所述筛选条件时，缓存所述调度参数；所述调度参数提取电路单元中用于缓存调度参数的片上存储资源与所述第一spi电路单元电连接；
90.所述调度参数提取电路单元，还用于经由所述第一spi电路单元和所述spi输出缓存的调度参数。
91.在一种可能的实施例中，所述调度参数提取电路单元包括半帧号设置子电路单元和小区设置子电路单元；
92.所述半帧号设置子电路单元，与所述片上存储资源电连接，用于获取半帧标识，并判断dsp通过数据链路层发送至所述fpga的调度参数是否属于所述半帧标识所表示的半帧；输出第一判断结果；
93.所述小区设置子电路单元，与所述片上存储资源电连接，用于获取小区标识，并判
断dsp通过数据链路层发送至所述fpga的调度参数是否属于所述小区标识所表示的小区；输出第二判断结果；
94.所述片上存储资源，用于当所述第一判断结果和所述第二判断结果为是时，缓存所述调度参数。
95.在一种可能的实施例中，所述调度参数提取电路单元还包括触发锁存设置子电路单元；
96.所述触发锁存设置子电路单元，用于将所述调度参数提取电路子单元中用于缓存所述调度参数的片上存储资源切换至锁定状态，处于锁定状态的所述片上存储资源拒绝执行写操作；
97.当接收到锁定解除指令时，将所述片上存储器切换至解锁状态，处于解锁状态的所述片上存储资源允许执行写操作。
98.在一种可能的实施例中，所述调度参数提取电路单元经由所述第一spi电路单元和所述spi输出缓存的调度参数，包括：
99.获取控制平台通过所述第一spi电路单元输入的存储地址；
100.读取缓存中所述存储地址所表示的存储单元所缓存的调度参数；
101.经由所述第一spi电路单元和所述spi输出读取到的调度参数。
102.在一种可能的实施例中，所述调度参数提取电路单元中用于缓存所述调度参数的片上存储资源包括多个存储深度相同的存储分区，对于任一存储分区的任一存储单元，除该任一存储分区外的每个存储分区中存在与该任一存储单元存储地址相同的存储单元；不同存储分区与不同的偏移值之间存在对应关系；
103.所述调度参数提取电路单元读取缓存中所述存储地址所表示的存储单元所缓存的调度参数，包括：
104.针对每个存储分区对应的偏移值，以该偏移值对所述存储地址进行偏移；读取缓存中经过偏移的存储地址所表示的存储单元所缓存的调度参数。
105.在一种可能的实施例中，所述fpga还包括第二spi电路单元，所述第二spi电路单元与所述fpga中用于实现信号调制解调功能的电路单元电连接，并且与所述spi电连接；所述第一spi电路单元与所述第二spi电路单元工作于不同的时钟域；
106.所述第一spi电路单元和所述第二spi电路单元，还用于对所述第一spi电路单元和所述第二spi电路单元之间的交互信号进行跨时钟域处理，以控制所述调度参数提取电路子单元执行所述当所述调度参数满足所述筛选条件时，缓存所述调度参数。
107.在一种可能的实施例中，所述fpga中还包括或运算单元，所述或运算单元与所述第一spi电路单元电连接，并且与所述第二spi电路单元电连接，并且与所述spi电连接；
108.所述调度参数提取电路单元经由所述第一spi电路单元和所述spi输出缓存的调度参数，包括：
109.经由述第一spi电路单元将缓存的调度参数串行输出至所述或运算单元；
110.经由所述或运算单元对所述第一spi电路单元的输出和所述第二spi电路单元的输出进行或运算，得到运算结果；
111.经由所述或运算单元将得到的运算结果通过所述spi输出。
112.为更清楚的对本发明实施例提供的fpga进行说明，可以参见图1c，图1c所示的实
施例中新增的用于传输片上存储资源数据的spi总线的sdo 400m数据线处于400m时钟域下，而连接于spi上的数据线sdo 122m处于122.88m时钟域下。但是sdo 400m单位时间内所要传输的调度参数的数据量往往较小，因此sdo400m和的线速率较低，并且与sdo 122m之间是时分传输的，因此可以将sdo400m和sdo 122m进行“或”运算后通过spi总线输出，而不会导致不同数据线之间传输的数据相互干扰。因此在一种可能的实施例中，如图1c所示，可以将第一spi电路单元的输出与第二spi电路单元的输出输入至fpga中的或运算单元中进行或运算，得到运算结果，并由或运算单元将运算结果通过spi输出。
113.为了更清楚的对本发明实施例提供的调度参数提取方法进行说明，下面将对fpga中用于实现本发明实施例提供的调度参数提取方法的电路单元进行说明。可以参见图1c，关于其中的第一spi电路单元、sdo 400m以及或运算单元可以参见前述相关描述，在此不再赘述。下面将对调度参数功能提取电路单元进行详细说明，可以参见图1d，图1d所示为本发明实施例提供的调度参数提取电路单元的一种结构示意图，可以包括：
114.半帧号设置子电路单元、小区设置子电路单元、触发锁存设置子电路单元、uram、偏移地址设置子电路单元以及串并转换子电路单元。其中，半帧号设置子电路单元用于获取用户输入的半帧号，小区设置子电路单元用于获取用户输入的小区标识。
115.调度参数提取电路单元可以检测dsp通过pcie输入至fpga的调度参数所属半帧的半帧号是否等于半帧号设置子电路单元所获取的半帧号，并判断该调度参数所属小区的小区标识是否等于小区设置子电路单元所获取的小区标识。如果该调度参数所属半帧的半帧号等于半帧号设置子电路单元所获取的半帧号，并且该调度参数所属小区的小区标识等于小区设置子电路单元所获取的小区标识，则将该调度参数缓存于uram中。
116.在将该调度参数缓存于uram后，触发锁存设置子电路单元用于将uram切换至锁定状态，直至接收到用户输入的锁定解除指令，将uram切换至解锁状态。关于锁定状态和解锁状态可以参见前述相关描述，在此不再赘述。
117.调度参数提取电路单元可以接收第一spi电路单元输入的寄存器接口信号，并根据其中所携带的存储地址以及偏移地址设置子电路单元中配置的偏移值从uram中读取相应的调度参数，将读取的调度参数通过串并转换模块转换为串行信号输出至第一spi电路单元，以使得第一spi电路单元通过spi将调度参数输出。关于如何根据存储地址和偏移值读取调度参数可以参见前述相关描述，在此不再赘述。
118.参见图4，图4所示为本发明实施例提供的调度参数提取装置的一种结构示意图，应用于基带板的现场可编程逻辑门阵列fpga，应用于基带板的现场可编程逻辑门阵列fpga，所述fpga集成有串行外设接口spi和用于将串行的spi信号转换为并行的寄存器接口信号的第一spi电路单元，所述第一spi电路单元与所述fpga的spi电连接，所述调度参数提取装置可以包括：
119.判断模块401，用于判断数字信号处理器dsp通过数据链路层发送至所述fpga的调度参数是否满足预设的筛选条件；
120.缓存模块402，用于当所述调度参数满足所述筛选条件时，缓存所述调度参数，其中，用于缓存所述调度参数的片上存储资源与所述第一spi电路单元电连接；
121.输出模块403，用于经由所述第一spi电路单元和所述spi输出缓存的调度参数。
122.在一种可能的实施例中，所述判断模块401还用于在所述判断数字信号处理器dsp
通过数据链路层发送至所述fpga的调度参数是否满足预设的筛选条件之前，获取半帧标识和小区标识；
123.所述判断模块401判断数字信号处理器dsp通过数据链路层发送至所述fpga的调度参数是否满足预设的筛选条件，包括：
124.判断dsp通过数据链路层发送至所述fpga的调度参数是否属于所述半帧标识所表示的半帧，并且属于所述小区标识所表示的小区；
125.如果所述dsp通过数据链路层发送至所述fpga的调度参数属于所述半帧标识所表示的半帧并且属于所述小区标识所表示的小区，确定所述调度参数满足预设的筛选条件；
126.如果所述dsp通过数据链路层发送至所述fpga的调度参数不属于所述半帧标识所表示的半帧或者不属于所述小区标识所表示的小区，确定所述调度参数不满足预设的筛选条件。
127.在一种可能的实施例中，所述缓存模块402还用于在所述缓存所述调度参数之后，将用于缓存所述调度参数的片上存储资源切换至锁定状态，处于锁定状态的所述片上存储资源拒绝执行写操作；
128.当接收到锁定解除指令时，将所述片上存储器切换至解锁状态，处于解锁状态的所述片上存储资源允许执行写操作。
129.在一种可能的实施例中，所述输出模块403经由所述第一spi电路单元和所述spi输出缓存的调度参数，包括：
130.获取控制平台通过所述第一spi电路单元输入的存储地址；
131.读取缓存中所述存储地址所表示的存储单元所缓存的调度参数；
132.经由所述第一spi电路单元和所述spi输出读取到的调度参数。
133.在一种可能的实施例中，用于缓存所述调度参数的片上存储资源包括多个存储深度相同的存储分区，对于任一存储分区的任一存储单元，除该任一存储分区外的每个存储分区中存在与该任一存储单元存储地址相同的存储单元；不同存储分区与不同的偏移值之间存在对应关系；
134.所述输出模块403读取缓存中所述存储地址所表示的存储单元所缓存的调度参数，包括：
135.针对每个存储分区对应的偏移值，以该偏移值对所述存储地址进行偏移；读取缓存中经过偏移的存储地址所表示的存储单元所缓存的调度参数。
136.在一种可能的实施例中，所述fpga还包括第二spi电路单元，所述第二spi电路单元与所述fpga中用于实现信号调制解调功能的电路单元电连接，并且与所述spi电连接；所述第一spi电路单元与所述第二spi电路单元工作于不同的时钟域；
137.所述缓存模块402当所述调度参数满足所述筛选条件时，缓存所述调度参数，包括：
138.在经过跨时钟域处理后的交互信号的控制下，当所述调度参数满足所述筛选条件时，缓存所述调度参数。
139.在一种可能的实施例中，所述fpga中还包括或运算单元，所述或运算单元与所述第一spi电路单元电连接，并且与所述第二spi电路单元电连接，并且与所述spi电连接；
140.所述输出模块403经由所述第一spi电路单元和所述spi输出缓存的调度参数，包
括：
141.经由述第一spi电路单元将缓存的调度参数串行输出至所述或运算单元；
142.经由所述或运算单元对所述第一spi电路单元的输出和所述第二spi电路单元的输出进行或运算，得到运算结果；
143.经由所述或运算单元将得到的运算结果通过所述spi输出。
144.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
145.本发明实施例提供的技术方案可以适用于多种系统，尤其是5g系统。例如适用的系统可以是全球移动通讯(global system of mobile communication，gsm)系统、码分多址(code division multiple access，cdma)系统、宽带码分多址(wideband code division multiple access，wcdma)通用分组无线业务(general packet radio service，gprs)系统、长期演进(long term evolution，lte)系统、lte频分双工(frequency division duplex，fdd)系统、lte时分双工(time division duplex，tdd)系统、高级长期演进(long term evolution advanced，lte-a)系统、通用移动系统(universal mobile telecommunication system，umts)、全球互联微波接入(worldwide interoperability for microwave access，wimax)系统、5g新空口(new radio,nr)系统等。这多种系统中均包括终端设备和网络设备。系统中还可以包括核心网部分，例如演进的分组系统(evloved packet system,eps)、5g系统(5gs)等。
146.本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置、fpga、计算机可读存储介质以及计算机程序产品而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
147.以上所述仅为本发明的较佳实施例，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。