电路连通性检测方法、设备和存储介质与流程

1.本发明涉及芯片技术领域，具体涉及一种电路连通性检测方法、设备和存储介质。


背景技术：

2.随着电子技术的发展，出现了功能各异的电子电路，这些电子电路及其组合最终所构成电子设备也深入现代人们生活的每个角落。但是，随着发展一同而来的是越来越复杂的电路结构，这使得对电子电路连通性的测试变得越来越困难。
3.传统的检验电路连通性的方式会在电路中添加辅助电路，通过观测电路输出波形来检测电路的连通性。但是，添加辅助电路的检测方式会增加电路的资源的消耗。


技术实现要素：

4.基于此，有必要针对上述技术问题，提供一种简单、易操作、高效率的电路连通性检测方法、设备和存储介质。
5.第一方面，本技术的实施方式提供了一种电路连通性检测方法，包括：
6.获取m个待检测电路，其中，m为大于或等于1的正整数；
7.采用比特数据对m个待检测电路进行电路仿真，得到m个仿真电路，其中，m个待检测电路和m个仿真电路一一对应；
8.采用比特数据对m个仿真电路进行连通性检测，以得到对m个待检测电路连通性检测的检测结果。
9.第二方面，本技术的实施方式提供了一种电路连通性检测装置，包括：
10.电路获取模块，用于获取m个待检测电路，其中，m为大于或等于1的正整数；
11.电路仿真模块，用于对m个待检测电路进行电路仿真，得到m个仿真电路，其中，m个待检测电路和m个仿真电路一一对应；
12.检测模块，用于采用比特数据对m个仿真电路进行连通性检测，以得到m个待检测电路连通性检测的检测结果。
13.第三方面，本技术实施方式提供一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序使得计算机执行如第一方面的方法。
14.第四方面，本技术实施方式提供一种计算机程序产品，计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，计算机可操作来使计算机执行如第一方面的方法。
15.实施本技术实施方式，具有如下有益效果：
16.可以看出，在本技术实施方式中，通过对需要进行测试的电路进行电路仿真，将需要进行测试的电路代码化，得到相应的仿真电路，继而在仿真电路的基础上采用比特数据对其连通性进行测试。由此，无需构建辅助电路即可实现对电路连通性的检测，降低了连通性测试中对电路的资源的消耗。
附图说明
17.为了更清楚地说明本技术实施方式中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
18.图1为本技术实施方式提供的一种电路连通性检测方法的流程示意图；
19.图2为本技术实施方式提供的一种组合处理装置的结构示意图；
20.图3为本技术实施方式提供的一种板卡的结构示意图；
21.图4为本技术实施方式提供的一种在总电路中获取m个待检测电路的方法的流程示意图；
22.图5为本技术实施方式提供的一种确定与每个子电路匹配的标准电路数据的方法的流程示意图；
23.图6为本技术实施方式提供的一种电路连通性检测设备的功能单元组成框图；
24.图7为本技术实施方式提供的一种电子装置的结构示意图。
具体实施方式
25.下面将结合本技术实施方式中的附图，对本技术实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本技术一部分实施方式，而不是全部的实施方式。基于本技术中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本技术保护的范围。
26.本技术的说明书和权利要求书及所述附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
27.还应当理解，在此本技术说明书中所使用的术语仅仅是出于描述特定实施方式的目的，而并不意在限定本技术。如在本技术说明书和权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本技术说明书和权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
28.如在本说明书和权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
[0029]
在本文中提及“实施方式”意味着，结合实施方式描述的特定特征、结果或特性可以包含在本技术的至少一个实施方式中。在说明书中的各个位置出现该短语并不一定均是指相同的实施方式，也不是与其它实施方式互斥的独立的或备选的实施方式。本领域技术人员显式地和隐式地理解的是，本文所描述的实施方式可以与其它实施方式相结合。
[0030]
下面将结合图1所示的本技术实施方式提供的一种电路连通性检测方法的流程示
意图，具体说明在本技术实施方式中是如何实现对电路的连通性测试。
[0031]
首先说明，本技术中的电路连通性检测方法可以应用到组合处理装置、芯片、电路板、精密电器的电路连通性检测等场景。
[0032]
示例性的，图2是示出根据本技术实施方式的一种组合处理装置200的结构图。如图2中所示，该组合处理装置200包括计算处理装置202、接口装置204、其他处理装置206和存储装置208。根据不同的应用场景，计算处理装置中可以包括一个或多个计算装置210，该计算装置可以配置用于执行各种计算的操作。
[0033]
在不同的实施方式中，本技术的计算处理装置可以配置成执行用户指定的操作。在示例性的应用中，该计算处理装置可以实现为单核人工智能处理器或者多核人工智能处理器。类似地，包括在计算处理装置内的一个或多个计算装置可以实现为人工智能处理器核或者人工智能处理器核的部分硬件结构。当多个计算装置实现为人工智能处理器核或人工智能处理器核的部分硬件结构时，就本技术的计算处理装置而言，其可以视为具有单核结构或者同构多核结构。
[0034]
在示例性的操作中，本技术的计算处理装置可以通过接口装置与其他处理装置进行交互，以共同完成用户指定的操作。根据实现方式的不同，本技术的其他处理装置可以包括中央处理器(central processing unit，cpu)、图形处理器(graphics processing unit,gpu)、人工智能处理器等通用和/或专用处理器中的一种或多种类型的处理器。这些处理器可以包括但不限于数字信号处理器(digital signal processor，dsp)、专用集成电路(application specific integrated circuit，asic)、现场可编程门阵列(field-programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等，并且其数目可以根据实际需要来确定。如前所述，仅就本技术的计算处理装置而言，其可以视为具有单核结构或者同构多核结构。然而，当将计算处理装置和其他处理装置共同考虑时，二者可以视为形成异构多核结构。
[0035]
在一个或多个实施方式中，该其他处理装置可以作为本技术的计算处理装置(其可以具体化为人工智能例如神经网络运算的相关运算装置)与外部数据和控制的接口，执行包括但不限于数据搬运、对计算装置的开启和/或停止等基本控制。在另外的实施方式中，其他处理装置也可以和该计算处理装置协作以共同完成运算任务。
[0036]
在一个或多个实施方式中，该接口装置可以用于在计算处理装置与其他处理装置间传输数据和控制指令。例如，该计算处理装置可以经由所述接口装置从其他处理装置中获取输入数据，写入该计算处理装置片上的存储装置(或称存储器)。进一步，该计算处理装置可以经由所述接口装置从其他处理装置中获取控制指令，写入计算处理装置片上的控制缓存中。替代地或可选地，接口装置也可以读取计算处理装置的存储装置中的数据并传输给其他处理装置。
[0037]
附加地或可选地，本技术的组合处理装置还可以包括存储装置。如图中所示，该存储装置分别与所述计算处理装置和所述其他处理装置连接。在一个或多个实施方式中，存储装置可以用于保存所述计算处理装置和/或所述其他处理装置的数据。例如，该数据可以是在计算处理装置或其他处理装置的内部或片上存储装置中无法全部保存的数据。
[0038]
对于芯片，在本实施方式中，芯片可以是一种系统级芯片(system on chip，soc)，并且集成有一个或多个如图2中所示的组合处理装置。该芯片可以通过对外接口装置(如图
3中示出的对外接口装置306)与其他相关部件相连接。该相关部件可以例如是摄像头、显示器、鼠标、键盘、网卡或wifi接口。在一些应用场景中，该芯片上可以集成有其他处理单元(例如视频编解码器)和/或接口模块(例如dram接口)等。在一些实施方式中，本技术还公开了一种芯片封装结构，其包括了上述芯片。进一步的，本技术实施方式中所提供的的电路连通性检测方法还可以应用于板卡的电路连通性检测，该板卡可以包括上述的芯片封装结构。下面将结合图3对该板卡进行详细地描述。
[0039]
图3是示出根据本技术实施方式的一种板卡300的结构示意图。如图3中所示，该板卡包括用于存储数据的存储器件304，其包括一个或多个存储单元310。该存储器件可以通过例如总线等方式与控制器件308和上文所述的芯片302进行连接和数据传输。进一步，该板卡还包括对外接口装置306，其配置用于芯片(或芯片封装结构中的芯片)与外部设备312(例如服务器或计算机等)之间的数据中继或转接功能。例如，待处理的数据可以由外部设备通过对外接口装置传递至芯片。又例如，所述芯片的计算结果可以经由所述对外接口装置传送回外部设备。根据不同的应用场景，所述对外接口装置可以具有不同的接口形式，例如其可以采用标准pcie接口等。
[0040]
在一个或多个实施方式中，本技术板卡中的控制器件可以配置用于对所述芯片的状态进行调控。为此，在一个应用场景中，该控制器件可以包括单片机(micro controller unit，mcu)，以用于对所述芯片的工作状态进行调控。
[0041]
以下，本技术将主要以芯片的电路连通性检测场景为例，说明该电路连通性检测方法，其他场景中的电路连通性检测方法与芯片的电路连通性检测场景下的实现方式类似，在此不再叙述。
[0042]
通常而言，芯片在设计过程中需要遵循可测性设计(design for testability，dft)。常用的可测性技术包含存储器自建测试技术(memory built-inselftest，mbist)，扫描测试技术(scan)，边界扫描测试技术(boundary scan)。dft的设计过程中离不开设计验证，验证是检验电路的逻辑、功能、时序是否满足要求。dft设计验证的一项重要的流程是检验设计电路连通性。
[0043]
参阅图1，该电路连通性检测方法包括以下步骤：
[0044]
101：获取m个待检测电路。
[0045]
在本实施方式中，m为大于或等于1的正整数，同时，该m个待检测电路可以是来自同一个总电路，或者是来自不同的总电路。以下，将以该m个待检测电路来自同一个总电路为例，说明如何获取该m个待检测电路。
[0046]
参阅图4，图4为本技术实施方式提供的一种在总电路中获取m个待检测电路的方法的流程示意图，该方法包括：
[0047]
401：获取待检测总电路的电路结构信息。
[0048]
在本实施方式中，电路结构信息可以包括：电路名称、电路线路总数和电路线路的层次关系。示例性的，该电路结构信息可以是描述总电路的层析原理图。
[0049]
402：根据电路结构信息拆分待检测总电路，得到n个子电路。
[0050]
在本实施方式中，n为大于或等于1的正整数。
[0051]
示例性的，以上述电路结构信息为描述总电路的层析原理图为例。通常而言，层次原理图主要包括两大部分：主电路图和子电路图。其中，主电路图相当于整机电路图中的方
块图，图中一个方块相当于一个模块，每一个模块都对应着一个具体的子电路图。一般而言，子电路图是一些具体的电路原理图，在多层次电路中，子电路图也可以看作是次一级的主电路图。即，主电路图与子电路图的关系是父电路与子电路的关系，在子电路图中仍可包含下一级子电路。
[0052]
因此，在本实施方式中，可以将主电路图中的每个方块对应的模块作为一个子电路，从而对待检测总电路进行拆分。基于此，在本实施方式中，子电路也并非只指代不可分割的最小电路单元，该子电路也可以指代由多个不可分割的最小电路单元组成的电路模块。
[0053]
403：在n个子电路中，确定m个待检测电路。
[0054]
在本实施方式中，m为大于或等于1，且小于或等于n的正整数。
[0055]
示例性的，在连接性检测中，并非所有的电路结构都需要进行检测，对于一些简单的电路结构，可能并不需要检测。因此，可以将这些简单的电路结构从检测对象中剔除，从而减低检测的工作量。
[0056]
在本实施方式中，电路结构信息可以包括n个子电路中的m个子电路的检测标签，该m个子电路中的每个子电路的检测标签用于标识每个子电路需要进行连通性检测。
[0057]
示例性的，沿用上述电路结构信息为描述总电路的层析原理图的示例。在层次原理图的主电路中，可以对其中的需要检测的子电路所对应的方块添加标记。继而，在对待检测总电路拆分后，得到的n个子电路中就包含有m个具有标记的子电路。因此，只要通过确定n个子电路中包含有标记的m个子电路，并将该m个子电路作为m个待检测电路，即可将无需检测的子电路从检测对象中剔除。
[0058]
在可选的实施方式中，还可以对于n个子电路中的每个子电路，分别根据电路结构信息，获取每个子电路的电路名称和电路图像。
[0059]
由此，可以对电路名称进行词嵌入处理，得到第一词向量。对电路图像进行特征提取，得到第一特征向量。从而根据第一词向量和第一特征向量，查询电路数据库，确定与每个子电路匹配的标准电路数据。其中，电路数据库中预先存储有至少一个标准电路数据，且该标准电路数据包含有说明该标准电路数据是否需要进行检测的检测标签。
[0060]
因此，在本实施方式中，只要确定与每个子电路匹配的标准电路数据是否包含检测标签，并将包含检测标签的标准电路数据对应的子电路，作为待检测电路，即可将无需检测的子电路从检测对象中剔除。
[0061]
对于确定与每个子电路匹配的标准电路数据，在本实施方式中，给出了一种实现方法，如图5所示，该方法包括：
[0062]
501：对于至少一个标准电路数据中每个标准电路数据，分别确定每个标准电路数据对应的第二词向量，与第一词向量之间的第一相似度。
[0063]
示例性的，可以通过计算第一次向量，和第二词向量之间的夹角余弦值，并用该夹角余弦值作为第一词向量和第二词向量之间的第一相似度。
[0064]
在本实施方式中，假设第一词向量a＝[a1，a2，
…
，ai，
…
，an]，和第二词向量b＝[b1，b2，
…
，bi，
…
，bn]，其中，i＝1，2，
…
，q。
[0065]
基于此，夹角余弦值可以通过公式
①
表示：
[0066][0067]
其中，a
·
b表示第一词向量a与第二词向量b的内积，丨丨为取模符号，丨a丨表示第一词向量a的模，丨b丨表示第二词向量b的模。
[0068]
进一步的，第一词向量a与第二词向量b的内积可以通过公式
②
表示：
[0069][0070]
进一步的，第一词向量a的模可以通过公式
③
表示：
[0071][0072]
最后，将该夹角余弦值作为第一词向量和第二词向量之间的第一相似度。示例性的，第一词向量和第二词向量之间的第一相似度可以通过公式
④
表示：
[0073]
d＝cosθ
…………④
[0074]
由于余弦值的取值范围为【-1，1】，这使得余弦值在高维的情况下依然拥有相同时为1、正交时为0、相反时为-1的性质。即，余弦值越趋近于1，代表两个向量的方向越接近；越趋近于-1，他们的方向越相反；接近于0，表示两个向量近乎于正交，可以提现两个向量方向上的相对差异。由此，采用余弦值作为第一词向量和第二词向量之间的第一相似度，可以精确的表示第一词向量和第二词向量之间的相似程度。
[0075]
502：将至少一个第一相似度中大于第二阈值的所有第一相似度对应的标准电路数据的集合，作为候选电路数据组。
[0076]
503：对于候选电路数据组中的每个标准电路数据，分别确定每个标准电路数据对应的第二特征向量，与第一特征向量之间的第二相似度。
[0077]
在本实施方式中，第二相似度的计算方法和上述第一相似度的计算方法类似，在此不再赘述。
[0078]
504：将至少一个第二相似度中最大值所对应的标准电路数据，作为与每个子电路匹配的标准电路数据。
[0079]
102：对m个待检测电路进行电路仿真，得到m个仿真电路。
[0080]
在本实施方中，m个待检测电路和m个仿真电路一一对应。
[0081]
示例性的，可以采用verilog语言对m个待检测电路进行电路仿真，从而得到代码化的m个仿真电路。当然，还可以采用其他语言对m个待检测电路进行电路仿真。
[0082]
103：采用比特数据对m个仿真电路进行连通性检测，以得到对m个待检测电路连通性检测的检测结果。
[0083]
本公开实施例中，待测试的仿真电路的测试信号可以是比特数据，特别是单比特(如1bit)的测试信号，该测试信号可以是1或0，该待测试的仿真电路的输出信号也可以是单比特数据，从而可以根据待测试的仿真电路的输出信号直观快捷地确定该待检测电路是否连通。
[0084]
传统技术中，电路的连通性检测中往往需要使用辅助工具查看待检测电路工作过
程中的波形等才能确定电路的连通性，而本公开的实施例中，由于采用比特数据作为测试信号对电路进行检测，从而无需使用辅助工具等查看该待检测电路的波形，从而可以极大的降低电路验证的工作量，使用方便快捷。
[0085]
示例性的，本公开的方法可以通过对m个仿真电路中的每个仿真电路，分别将预设的初始数据输入每个仿真电路，得到m个输出数据，其中，m个仿真电路和m个输出数据一一对应。从而该方法可以根据m个输出数据，确定m个待检测电路连通性检测的检测结果。
[0086]
示例性的，本公开方法可以将m个输出数据中的每个输出数据，分别与预期的输出数据进行比对，当该m个输出数据与预期的输出数据一致时，则确定该待检测电路连通，否则，则确定该待检测电路不连通。示例性的，该预期的输出数据可以与该初始数据相同，此时可以将m个输出数据中的每个输出数据，分别与初始数据进行比对，得到m个比对结果，其中，m个比对结果与m个输出数据一一对应。
[0087]
若m个输出数据中的任意一个输出数据，与输出数据对应的初始数据满足第一关系，其中，第一关系可以用于表明待检测电路的输出数据与其输入的初始数据是否相等。例如，任意一个输出数据等于该输出数据对应的初始数据，则确定与输出数据对应的比对结果用于标识与比对结果对应的仿真电路连通。
[0088]
若m个输出数据中的任意一个输出数据，与输出数据对应的初始数据不满足第一关系，例如，任意一个输出数据不等于该输出数据对应的初始数据，则确定与输出数据对应的比对结果用于标识与比对结果对应的仿真电路不连通，并标记比对结果对应的仿真电路。
[0089]
由此，通过数据比对的结果，可以很直观的得出电路的连通性结果，相比于现在通过观测波形的方式，节省了大量工作量。同时，由于比对结果的直观性，以及对仿真电路进行检测的易实现性，本方法可以应用于大规模的连通性测试。
[0090]
在本实施方式中，可以同时对该m个待检测电路并行地进行连通性检测，也可以逐个对m个待检测电路进行连通性检测。可选地，还可以根据仿真电路的数量，即m的大小，决定将预设的初始数据输入每个仿真电路的方式。
[0091]
示例性的，若m大于第一阈值，则说明的待检测的仿真电路数量较多，对其同时进行检测耗费的电路资源可能较大，且事后排查比对结果也会带来一定的工作量。因此，可以依次将预设的初始数据输入m个仿真电路中的每个仿真电路，从而依次得到m个输出数据进行比对，继而在出现不连通的结果时可以快速发出警报并进行定位。
[0092]
对于上述依次输入的模式，在本技术中，给出了一种实现方式，具体如下：
[0093]
首先，获取该m个仿真电路的输入端口，将该输入端口转化为mbit的数据形式，其中每个仿真电路对应1bit的数据，即使上述的初始数据为单比特数据。然后，对该mbit数据依次赋1，例如，第一次赋值为[1，0，0，
…
，0]，第二次赋值为[0，1，0，
…
，0]，第m次赋值为[0，0，0，
…
，1]。最后，将该mbit数据作为输入，从而实现对m个仿真电路中的每个仿真电路依次输入初始数据。
[0094]
在可选的实施方式中，若某一个待检测电路包含多个输入端口，对于该待检测电路，在将其仿真化后，也可采用上述方法将多个输入端口转化为多个bit的数据形式的方式，实现对该待检测电路进行测试时的依次输入。并且，当该输入端口的数量较多时，如输入端口的数量超过第二阈值时，则可以逐个对该输入端口输入单比特的测试数据进行连通
性检测。具体检测方式可参见上文中的描述，此处不再赘述。
[0095]
在可选的实施方式中，若m个待检测电路中存在包含更加细小的电路的待检测电路，对于该待检测电路，在将其仿真化后，也可采用上述将输入端口转化为多个bit的数据形式的方式，实现对该待检测电路进行测试时的依次输入。
[0096]
若m小于或等于第一阈值，则说明待检测的仿真电路数量较少，在该数量下，同时测试相对于依次测试花费的资源更少，且更加方便。因此，可以同时将预设的初始数据输入m个仿真电路中的每个仿真电路，得到m个输出数据。
[0097]
对于上述同时输入的模式，在本技术中，也给出了一种实现方式，具体如下：
[0098]
首先，获取该m个仿真电路的输入端口，将该输入端口转化为mbit的数据形式，其中每个仿真电路对应1bit的数据，即使上述的初始数据为单比特数据。然后，对该mbit数据同时赋1，例如，赋值为[1，1，1，
…
，1]。最后，将该mbit数据作为输入，从而实现对m个仿真电路中的每个仿真电路同时输入初始数据。
[0099]
同样的，在可选的实施方式中，若某一个待检测电路包含多个输入端口，对于该待检测电路，在将其仿真化后，也可采用上述方法将多个输入端口转化为多个bit的数据形式的方式，实现对该待检测电路进行测试时的同时输入。并且，当该输入端口的数量较少时，如输入端口的数量小于第二阈值时，则可以同时并行地对该多个输入端口输入单比特的测试数据进行连通性检测。具体检测方式同上面实施例，此处不再赘述。
[0100]
在可选的实施方式中，若m个待检测电路中存在包含更加细小的电路的待检测电路，对于该待检测电路，在将其仿真化后，也可采用上述将输入端口转化为多个bit的数据形式的方式，实现对该待检测电路进行测试时的同时输入。
[0101]
此外，对于前述m个待检测电路可以是来自同一个待检测总电路的示例，在得到该m个待检测电路的连通性检测结果后，可以根据该m个待检测电路的连通性检测结果，确定该待检测总电路的连通性检测结果。
[0102]
示例性的，若m个待检测电路对应的m个仿真电路均连通，则标记待检测总电路连通。若m个仿真电路中存在至少一个不连通的仿真电路，则标记待检测总电路不连通。
[0103]
进一步地，上述方法还可以根据待检测电路及其对应的检测结果生成检测报告。例如，上述方法可以根据待检测电路的电路信息及其对应的检测结果生成检测报告。示例性的，在确定m个待检测电路时，可以对该m个待检测电路进行编号。因此，该待检测电路信息可以是待检测电路的编号。本公开实施例中，可以将该待检测电路的编号及其对应的检测结果对应存储，以获得检测报告。
[0104]
可选地，该检测报告还可以仅包括检测结果为不连通的待检测电路的信息。具体而言，在对m个仿真电路进行连通性检测时，会对检测结果为不连通的仿真电路进行标记。因此，可以通过在m个比对结果中，确定所有包含标记的比对结果，再根据该包含标记的比对结果对应的待检测电路的电路信息及其对应的检测结果生成检测报告，以对不连通的仿真电路进行标记。
[0105]
综上所述，在本技术实施方式中，通过对需要进行测试的电路进行电路仿真，将需要进行测试的电路代码化，得到相应的仿真电路，继而在仿真电路的基础上采用比特数据对其连通性进行测试。由此，无需构建辅助电路即可实现对电路连通性的检测，降低了连通性测试中对电路的资源的消耗。同时，测试方式通过将预设的单比特格式的初始数据输入
每个仿真电路，得到m个输出数据，并根据输出数据与其对应的初始数据满足第一关系进行判定，相较于传统的观察波形的方式，只需要输入少量的数据即可完成较大规模且复杂的电路连通性测试，且测试结果更加简单直观，因此，可以节省大量的工作量，能够快速定位到设计中的连通性问题，快速高效的完成设计迭代，以实现大规模的测试。
[0106]
参阅图6，图6为本技术实施方式提供的一种电路连通性检测设备的功能单元组成框图。该电路连通性检测设备可以应用于一仿真测试工具中，例如集成于一仿真测试工具中。如图6所示，该电路连通性检测设备6包括：
[0107]
电路获取单元61，用于获取m个待检测电路，其中，m为大于或等于1的正整数；
[0108]
电路仿真单元62，用于对m个待检测电路进行电路仿真，得到m个仿真电路，其中，m个待检测电路和m个仿真电路一一对应；
[0109]
检测单元63，用于采用比特数据对m个仿真电路进行连通性检测，以得到m个待检测电路连通性检测的检测结果。
[0110]
在本发明的实施方式中，在采用比特数据对m个仿真电路进行连通性检测，以得到对m个待检测电路连通性检测的检测结果方面，检测单元63，具体用于：
[0111]
对于m个仿真电路中的每个仿真电路，分别将预设的初始数据输入每个仿真电路，得到m个输出数据，其中，m个仿真电路和m个输出数据一一对应，所述初始数据为所述比特数据；
[0112]
根据m个输出数据，确定m个待检测电路连通性检测的检测结果。
[0113]
在本发明的实施方式中，在根据m个输出数据，确定m个待检测电路连通性检测的检测结果方面，检测单元63，具体用于：
[0114]
将m个输出数据中的每个输出数据，分别与初始数据进行比对，得到m个比对结果，其中，m个比对结果与m个输出数据一一对应；
[0115]
若m个输出数据中的任意一个输出数据，与输出数据对应的初始数据满足第一关系，则确定与输出数据对应的比对结果用于标识与比对结果对应的仿真电路连通；
[0116]
若m个输出数据中的任意一个输出数据，与输出数据对应的初始数据不满足第一关系，则确定与输出数据对应的比对结果用于标识与比对结果对应的仿真电路不连通，并标记比对结果对应的仿真电路。
[0117]
在本发明的实施方式中，在对于m个仿真电路中的每个仿真电路，分别将预设的初始数据输入每个仿真电路，得到m个输出数据方面，检测单元63，具体用于：
[0118]
若m大于第一阈值，则依次将预设的初始数据输入m个仿真电路中的每个仿真电路，得到m个输出数据；
[0119]
若m小于或等于第一阈值，则同时将预设的初始数据输入m个仿真电路中的每个仿真电路，得到m个输出数据。
[0120]
在本发明的实施方式中，初始数据为单比特数据。
[0121]
在本发明的实施方式中，检测单元63，还用于：
[0122]
若m个仿真电路均连通，则标记待检测总电路连通；
[0123]
若m个仿真电路中存在至少一个不连通的仿真电路，则标记待检测总电路不连通。
[0124]
在本发明的实施方式中，检测单元63，还用于：
[0125]
对于m个仿真电路中的每个仿真电路，分别采用比特数据对每个待检测电路对应
的仿真电路的至少一个输入端口进行连通性检测，以获得待检测电路的连通性检测的检测结果。
[0126]
在本发明的实施方式中，检测单元63，还用于：
[0127]
根据待检测电路的电路信息及待检测电路对应的检测结果，生成检测报告。
[0128]
在本发明的实施方式中，在获取m个待检测电路方面，电路获取单元61，具体用于：
[0129]
获取待检测总电路的电路结构信息；
[0130]
根据电路结构信息拆分待检测总电路，得到n个子电路，其中，n为大于或等于1的正整数；
[0131]
在n个子电路中，确定m个待检测电路，其中，m为大于或等于1，且小于或等于n的正整数。
[0132]
在本发明的实施方式中，在n个子电路中，确定m个待检测电路方面，电路获取单元61，具体用于：
[0133]
确定n个子电路中包含有检测标签的m个子电路将m个子电路作为m个待检测电路；
[0134]
其中，电路结构信息包括n个子电路中的m个子电路的检测标签，m个子电路中的每个子电路的检测标签用于标识每个子电路需要进行连通性检测。
[0135]
参阅图7，图7为本技术实施方式提供的一种电子装置的结构示意图。如图7所示，电子设备700包括处理器702和存储器703。它们之间通过总线704连接。存储器703用于存储计算机程序和数据，并可以将存储器703存储的数据传输给处理器702。
[0136]
处理器702用于读取存储器703中的计算机程序执行以下操作：
[0137]
获取m个待检测电路，其中，m为大于或等于1的正整数；
[0138]
对m个待检测电路进行电路仿真，得到m个仿真电路，其中，m个待检测电路和m个仿真电路一一对应；
[0139]
采用比特数据对m个仿真电路进行连通性检测，以得到m个待检测电路连通性检测的检测结果。
[0140]
在本发明的实施方式中，在采用比特数据对m个仿真电路进行连通性检测，以得到对m个待检测电路连通性检测的检测结果方面，处理器702，具体用于执行以下操作：
[0141]
对于m个仿真电路中的每个仿真电路，分别将预设的初始数据输入每个仿真电路，得到m个输出数据，其中，m个仿真电路和m个输出数据一一对应，所述初始数据为所述比特数据；
[0142]
根据m个输出数据，确定m个待检测电路连通性检测的检测结果。
[0143]
在本发明的实施方式中，在根据m个输出数据，确定m个待检测电路连通性检测的检测结果方面，处理器702，具体用于执行以下操作：
[0144]
将m个输出数据中的每个输出数据，分别与初始数据进行比对，得到m个比对结果，其中，m个比对结果与m个输出数据一一对应；
[0145]
若m个输出数据中的任意一个输出数据，与输出数据对应的初始数据满足第一关系，则确定与输出数据对应的比对结果用于标识与比对结果对应的仿真电路连通；
[0146]
若m个输出数据中的任意一个输出数据，与输出数据对应的初始数据不满足第一关系，则确定与输出数据对应的比对结果用于标识与比对结果对应的仿真电路不连通，并标记比对结果对应的仿真电路。
[0147]
在本发明的实施方式中，在对于m个仿真电路中的每个仿真电路，分别将预设的初始数据输入每个仿真电路，得到m个输出数据方面，处理器702，具体用于执行以下操作：
[0148]
若m大于第一阈值，则依次将预设的初始数据输入m个仿真电路中的每个仿真电路，得到m个输出数据；
[0149]
若m小于或等于第一阈值，则同时将预设的初始数据输入m个仿真电路中的每个仿真电路，得到m个输出数据。
[0150]
在本发明的实施方式中，初始数据为单比特数据。
[0151]
在本发明的实施方式中，处理器702，还用于执行以下操作：
[0152]
若m个仿真电路均连通，则标记待检测总电路连通；
[0153]
若m个仿真电路中存在至少一个不连通的仿真电路，则标记待检测总电路不连通。
[0154]
在本发明的实施方式中，处理器702，还用于执行以下操作：
[0155]
对于m个仿真电路中的每个仿真电路，分别采用比特数据对每个待检测电路对应的仿真电路的至少一个输入端口进行连通性检测，以获得待检测电路的连通性检测的检测结果。
[0156]
在本发明的实施方式中，处理器702，还用于执行以下操作：
[0157]
根据待检测电路的电路信息及待检测电路对应的检测结果，生成检测报告。
[0158]
在本发明的实施方式中，在获取m个待检测电路方面，处理器702，具体用于执行以下操作：
[0159]
获取待检测总电路的电路结构信息；
[0160]
根据电路结构信息拆分待检测总电路，得到n个子电路，其中，n为大于或等于1的正整数；
[0161]
在n个子电路中，确定m个待检测电路，其中，m为大于或等于1，且小于或等于n的正整数。
[0162]
在本发明的实施方式中，在n个子电路中，确定m个待检测电路方面，处理器702，具体用于执行以下操作：
[0163]
确定n个子电路中包含有检测标签的m个子电路将m个子电路作为m个待检测电路；
[0164]
其中，电路结构信息包括n个子电路中的m个子电路的检测标签，m个子电路中的每个子电路的检测标签用于标识每个子电路需要进行连通性检测。
[0165]
应理解，本技术中电路连通性检测设备可以包括智能手机(如android手机、ios手机、windows phone手机等)、平板电脑、掌上电脑、笔记本电脑、移动互联网设备mid(mobile internet devices，简称：mid)或穿戴式设备等。上述电路连通性检测设备仅是举例，而非穷举，包含但不限于上述电路连通性检测设备。在实际应用中，上述电路连通性检测设备还可以包括：智能车载终端、计算机设备等等。
[0166]
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本发明可借助软件结合硬件平台的方式来实现。基于这样的理解，本发明的技术方案对背景技术做出贡献的全部或者部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如rom/ram、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施方式或者实施方式的某些部分所述的方法。
[0167]
因此，本技术实施方式还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行以实现如上述方法实施方式中记载的任何一种电路连通性检测方法的部分或全部步骤。例如，所述存储介质可以包括硬盘、软盘、光盘、磁带、磁盘、优盘、闪存等。
[0168]
本技术实施方式还提供一种计算机程序产品，所述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，所述计算机程序可操作来使计算机执行如上述方法实施方式中记载的任何一种电路连通性检测方法的部分或全部步骤。
[0169]
需要说明的是，为了简明的目的，本技术将一些方法及其实施方式表述为一系列的动作及其组合，但是本领域技术人员可以理解本技术的方案并不受所描述的动作的顺序限制。因此，依据本技术的公开或教导，本领域技术人员可以理解其中的某些步骤可以采用其他顺序来执行或者同时执行。进一步，本领域技术人员可以理解本技术所描述的实施方式可以视为可选实施方式，即其中所涉及的动作或模块对于本技术某个或某些方案的实现并不一定是必需的。另外，根据方案的不同，本技术对一些实施方式的描述也各有侧重。鉴于此，本领域技术人员可以理解本技术某个实施方式中没有详述的部分，也可以参见其他实施方式的相关描述。
[0170]
进一步需要说明的是，虽然图1、图4和图5的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1、图4和图5中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
[0171]
在具体实现方面，基于本技术的公开和教导，本领域技术人员可以理解本技术所公开的若干实施方式也可以通过本文未公开的其他方式来实现。例如，就前文所述的电子设备或装置实施方式中的各个单元来说，本文在考虑了逻辑功能的基础上对其进行划分，而实际实现时也可以有另外的划分方式。又例如，可以将多个单元或组件结合或者集成到另一个系统，或者对单元或组件中的一些特征或功能进行选择性地禁用。就不同单元或组件之间的连接关系而言，前文结合附图所讨论的连接可以是单元或组件之间的直接或间接耦合。在一些场景中，前述的直接或间接耦合涉及利用接口的通信连接，其中通信接口可以支持电性、光学、声学、磁性或其它形式的信号传输。
[0172]
在本技术中，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元示出的部件可以是或者也可以不是物理单元。前述部件或单元可以位于同一位置或者分布到多个网络单元上。另外，根据实际的需要，可以选择其中的部分或者全部单元来实现本技术实施方式所述方案的目的。另外，在一些场景中，本技术实施方式中的多个单元可以集成于一个单元中或者各个单元物理上单独存在。
[0173]
在一些实现场景中，上述集成的单元可以采用软件程序模块的形式来实现。如果以软件程序模块的形式实现并作为独立的产品销售或使用时，所述集成的单元可以存储在计算机可读取存储器中。基于此，当本技术的方案以软件产品(例如计算机可读存储介质)的形式体现时，该软件产品可以存储在存储器中，其可以包括若干指令用以使得计算机设
备(例如个人计算机、服务器或者网络设备等)执行本技术实施方式所述方法的部分或全部步骤。前述的存储器可以包括但不限于u盘、闪存盘、只读存储器(read only memory，rom)、随机存取存储器(random access memory，ram)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
[0174]
在另外一些实现场景中，上述集成的单元也可以采用硬件的形式实现，即为具体的硬件电路，其可以包括数字电路和/或模拟电路等。电路的硬件结构的物理实现可以包括但不限于物理器件，而物理器件可以包括但不限于晶体管或忆阻器等器件。鉴于此，本文所述的各类装置(例如计算装置或其他处理装置)可以通过适当的硬件处理器来实现，例如cpu、gpu、fpga、dsp和asic等。进一步，前述的所述存储单元或存储装置可以是任意适当的存储介质(包括磁存储介质或磁光存储介质等)，其例如可以是可变电阻式存储器(resistive random access memory，rram)、动态随机存取存储器(dynamic random access memory，dram)、静态随机存取存储器(static randomaccess memory，sram)、增强动态随机存取存储器(enhanced dynamic random access memory，edram)、高带宽存储器(high bandwidth memory，hbm)、混合存储器立方体(hybrid memory cube，hmc)、rom和ram等。
[0175]
虽然本文已经示出和描述了本技术的多个实施方式，但对于本领域技术人员显而易见的是，这样的实施方式只是以示例的方式来提供。本领域技术人员可以在不偏离本技术思想和精神的情况下想到许多更改、改变和替代的方式。应当理解的是在实践本技术的过程中，可以采用对本文所描述的本技术实施方式的各种替代方案。所附权利要求书旨在限定本技术的保护范围，并因此覆盖这些权利要求范围内的等同或替代方案。
[0176]
在上述实施方式中，对各个实施方式的描述都各有侧重，某个实施方式中没有详述的部分，可以参见其他实施方式的相关描述。上述实施方式的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施方式中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
[0177]
依据以下条款可更好地理解前述内容：
[0178]
条款a1，一种电路连通性检测方法，所述方法包括：
[0179]
获取m个待检测电路，其中，m为大于或等于1的正整数；
[0180]
对m个待检测电路进行电路仿真，得到m个仿真电路，其中，m个待检测电路和m个仿真电路一一对应；
[0181]
采用比特数据对m个仿真电路进行连通性检测，以得到对m个待检测电路连通性检测的检测结果。
[0182]
条款a2，根据条款a1所述的方法，所述采用比特数据对m个仿真电路进行连通性检测，以得到对m个待检测电路连通性检测的检测结果，包括：
[0183]
对于m个仿真电路中的每个仿真电路，分别将预设的初始数据输入每个仿真电路，得到m个输出数据，其中，m个仿真电路和m个输出数据一一对应，所述初始数据为所述比特数据；
[0184]
根据m个输出数据，确定m个待检测电路连通性检测的检测结果。
[0185]
条款a3，根据条款a2所述的方法，所述根据m个输出数据，确定m个待检测电路连通性检测的检测结果，包括：
[0186]
将m个输出数据中的每个输出数据，分别与初始数据进行比对，得到m个比对结果，其中，m个比对结果与m个输出数据一一对应；
[0187]
若m个输出数据中的任意一个输出数据，与输出数据对应的初始数据满足第一关系，则确定与输出数据对应的比对结果用于标识与比对结果对应的仿真电路连通；
[0188]
若m个输出数据中的任意一个输出数据，与输出数据对应的初始数据不满足第一关系，则确定与输出数据对应的比对结果用于标识与比对结果对应的仿真电路不连通，并标记比对结果对应的仿真电路。
[0189]
条款a4，根据条款a2所述的方法，对于m个仿真电路中的每个仿真电路，分别将预设的初始数据输入每个仿真电路，得到m个输出数据，包括：
[0190]
若m大于第一阈值，则依次将预设的初始数据输入m个仿真电路中的每个仿真电路，得到m个输出数据；
[0191]
若m小于或等于第一阈值，则同时将预设的初始数据输入m个仿真电路中的每个仿真电路，得到m个输出数据。
[0192]
条款a5，根据条款a2-a4中任意一项所述的方法，所述初始数据为单比特数据。
[0193]
条款a6，根据条款a5所述的方法，所述方法还包括：
[0194]
若m个仿真电路均连通，则标记待检测总电路连通；
[0195]
若m个仿真电路中存在至少一个不连通的仿真电路，则标记待检测总电路不连通。
[0196]
条款a7，根据条款a1-a6中任意一项所述的方法，所述方法还包括：
[0197]
对于m个仿真电路中的每个仿真电路，分别采用比特数据对每个待检测电路对应的仿真电路的至少一个输入端口进行连通性检测，以获得待检测电路的连通性检测的检测结果。
[0198]
条款a8，根据条款a1-a6中任意一项所述的方法，所述方法还包括：
[0199]
根据待检测电路的电路信息及待检测电路对应的检测结果，生成检测报告。
[0200]
条款a9，根据条款a1-a6中任意一项所述的方法，获取m个待检测电路，包括：
[0201]
获取待检测总电路的电路结构信息；
[0202]
根据电路结构信息拆分待检测总电路，得到n个子电路，其中，n为大于或等于1的正整数；
[0203]
在n个子电路中，确定m个待检测电路，其中，m为大于或等于1，且小于或等于n的正整数。
[0204]
条款a10，根据条款a9所述的方法，在n个子电路中，确定m个待检测电路，包括：
[0205]
确定n个子电路中包含有检测标签的m个子电路，将m个子电路作为m个待检测电路；
[0206]
其中，电路结构信息包括n个子电路中的m个子电路的检测标签，m个子电路中的每个子电路的检测标签用于标识每个子电路需要进行连通性检测。
[0207]
条款a11，一种电路连通性检测设备，所述设备包括：
[0208]
电路获取单元，用于获取m个待检测电路，其中，m为大于或等于1的正整数；
[0209]
电路仿真单元，用于对m个待检测电路进行电路仿真，得到m个仿真电路，其中，m个待检测电路和m个仿真电路一一对应；
[0210]
检测单元，用于采用比特数据对m个仿真电路进行连通性检测，以得到m个待检测
电路连通性检测的检测结果。
[0211]
条款a12，一种可读计算机存储介质，其特征在于，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行以实现如条款a1-a10任一项条款中的方法。
[0212]
以上对本技术实施方式进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施方式的说明仅用于帮助理解本技术的方法及其核心思想。同时，本领域技术人员依据本技术的思想，基于本技术的具体实施方式及应用范围上做出的改变或变形之处，都属于本技术保护的范围。综上所述，本说明书内容不应理解为对本技术的限制。