一种功能接口可扩展的SoC重构子母验证板的制作方法

本实用新型涉及一种功能接口可扩展的soc重构子母验证板，特别针对以sparcv8体系结构的32位高性能微处理器为核心的可扩展的功能验证电路。

背景技术：

在星载系统中使用的soc由于应用环境恶劣，服务时间长，必须对其各个模块的功能进行全面、系统的验证。针对不同的验证需求，功能验证板也要作出相应的改进。这种改进不仅仅是功能上的，同时要结合板上资源对验证板的物理空间结构进行创新。在设计中需要考虑到各个模块的特性，确保每个模块的设计正确。

新一代的spacewire总线技术可以用来处理空间任务中的大量图像数据，可用于整个载荷设备间数据传输。spacewire路由器可用来连接各个载荷设备。spacewire技术满足未来航天数据总线和控制总线的要求。

技术实现要素：

本实用新型的技术解决问题是：克服现有技术的不足，提出一种功能接口可扩展的soc重构子母验证板，采用母板结合子板的设计模式，在母板设计上保留了最核心的功能电路，合理优化板上资源，采用可拆卸的子板实现了可扩展的功能。这样在保证基本功能验证的前提下，为其他待测功能带来了更多便捷，仅更换子板就能验证更多的功能。也可为今后多功能验证板的设计提供了一些参考。

本实用新型的技术解决方案是：

一种功能接口可扩展的soc重构子母验证板，包括：供电电源、母板、可扩展子板和上位机；

soc功能验证板包括：母板和待验证子板；

母板包括：soc处理器、fpga模块、sram存储器、sdram存储器、dpram存储器、spacewire连接器、电压转换模块、晶振、复位接口、dsu接口、网络接口、rs3232接口、总线控制器接口电路、总线控制器路由以及spacewire链路接口；

soc处理器分别连接fpga模块、总线控制器接口电路、复位接口、sram存储器、sdram存储器、网络接口、晶振和rs3232接口；

spacewire连接器连接总线控制器接口电路；

fpga模块分别和总线控制器路由、dpram存储器连接；

供电电源的输出端连接电压转换模块的输入端；

dsu接口通过串口线连接上位机，用于进行调试工作；

总线控制器接口电路设置有三个完全相同的spacewire链路接口。

待验证子板上设置有ddr存储器，ddr存储器通过高速连接器连接母板。

母板设计了两个可扩展接口，可扩展接口用于和待验证子板进行连接。

spacewire连接器采用微型9针连接器实现。

本实用新型与现有技术相比的有益效果是：

1)本实用新型的功能验证板采用了母板和子板结合的设计模式，和以往整板的设计模式不同的是，在设计中将最核心的功能电路设计在母板上，同时合理利用物理空间，在母板的基础上设计了可扩展的子板。仅更换子板就能验证更多的功能。

2)本实用新型的功能验证板采用了核心cpu+fpga组合设计的模式。采用的核心处理器相比较上一代处理器，主频提升3倍。同时结合了fpga可灵活实现各种所需功能，适用于逻辑控制、数据处理等多种应用。

3)本实用新型的功能验证板ddr存储体采用子板可拆卸的设计，相比上一代功能验证板，优化了存储器的设计。由于ddr子板采用t型走线，该设计也有利于板级设计中的布局和走线。

4)本实用新型采用spacewire总线具有高可靠、支持多协议、灵活的拓扑结构、较好的电磁兼容特性、模块化及简单易用等特点。总线控制器路由可实现spacewire网络中各节点之间的数据路由，可根据应用需求构建灵活多样的spacewire网络，与spacewire通讯控制器构成spacewire网络，用于有效载荷间的数据传输，满足高速、高可靠、大数据量传输的航天应用需求。

附图说明

图1是本实用新型功能验证板外部物理连接框图。

图2是本实用新型可扩展子板的结构框图。

具体实施方式

如图1所示，一种功能接口可扩展的soc重构子母验证板，包括供电电源、母板、可扩展子板(图2所示)和上位机。soc功能验证板包括：母板和待验证子板。母板包括：soc处理器、fpga模块、sram存储器、sdram存储器、dpram存储器、spacewire连接器、电压转换模块、晶振、复位接口、dsu接口、网络接口、rs3232接口、总线控制器接口电路、总线控制器路由以及spacewire链路接口。

soc处理器分别连接fpga模块、总线控制器接口电路、复位接口、sram存储器、sdram存储器、网络接口、晶振和rs3232接口；

spacewire连接器连接总线控制器接口电路；

fpga模块分别和总线控制器路由dpram存储器连接；

供电电源的输出端连接电压转换模块的输入端；

dsu接口通过串口线连接上位机，用于进行调试工作；

总线控制器接口电路设置有三个完全相同的spacewire链路接口。

待验证子板上设置有ddr存储器，ddr存储器通过高速连接器连接母板。

母板设计了两个可扩展接口，可扩展接口用于和待验证子板进行连接，根据需求来选择相应的测试子板。

spacewire连接器采用微型9针连接器实现，通过外部线缆，可以实现各个spacewire总线接口之间的数据收发工作。

本实用新型设计中采用了核心cpu+fpga组合设计的模式。可以同时发挥出处理器和fpga的优点。相比之前的功能验证板，设计上结合了fpga可适用于逻辑控制、数据处理等多种应用。本实用新型优化了存储器的设计，ddr存储器采用子板可拆卸的设计，有利于板级设计中的布局和走线；采用spacewire总线，具有高可靠、支持多协议、灵活的拓扑结构、较好的电磁兼容特性、模块化及简单易用等特点。

实施例

供电电源采用外部提供+5v的电压输入；

核心处理器为基于sparcv8体系结构的32位高性能处理器；

soc功能验证板主要由母板和子板组成。其中母板上主要包括了soc处理器、fpga模块、程序存储器、spacewire连接器、电压转换模块、晶振、复位接口、dsu接口、网络接口、总线控制器接口电路以及其他外设接口等。子板的设计有两个可扩展的功能验证子板。如图1所示，可扩展子板1将ddr存储体采用子板可拆卸的设计优化了母板的物理空间的布局。可扩展子板2可以作为路由器，用于构建任意形式spacewire网络，实现网络节点之间数据交换；也可作为总线控制器，通过外部并行端口与用户子系统相连，构成多功能spacewire网络节点。

本soc功能验证板板载fpga资源，其内部包含了可编程逻辑模块(clb)、通用输入输出模块(iob)以及多种ip资源，可通过jtag、串行模式或并行模式现场配置，灵活实现各种所需功能，适用于逻辑控制、数据处理等多种应用。

板载的存储器有rom、sram、sdram，ddr等。其中ddr的设计采用可拆卸的子板设计。对其进行单独的设计和布线，可以最大程度的节省母板上的物理空间，优化存储器的设计。

spacewire速率远高于can、1553b等低速总线，1394、fc、tte等总线协议复杂，未有成熟的宇航级组网芯片，目前不适用于航天任务。spacewire总线具有高可靠、支持多协议、灵活的拓扑结构、较好的电磁兼容特性、模块化及简单易用等特点，适合在航天任务中应用。

核心电路和总线控制器接口电路结合，可构成spacewire通讯系统中的节点，与系统中的其它节点或路由器进行互联通信。通过soc功能验证板可方便实现总线控制器接口电路全部功能的调试，适应多种应用场景，便于用户快速构建spacewire系统。

核心电路和总线控制器接口电路相连，可作为spacewire通讯系统的路由器或节点，实现数据包的发送、接收和路由。

总线控制器板载总线控制器使用片选信号，经过电平转换芯片，进行5v电平和3.3v电平之间的转换，从而实现板载总线控制器与核心处理器之间的通信。

总线控制器接口电路，具有3个完全相同的spacewire链路接口，双向全双工，传输速率为2mbps～400mbps，具有主机接口和通讯存储器接口，支持8/16/32位宽数据传输，支持大端/小端模式配置，支持透明传输模式/路由模式，远程控制模式，支持简单处理器间通讯协议。

总线控制器接口电路使用片选信号实现核心处理器对总线控制器接口电路的控制和状态监测。在本soc功能验证板中，50mhz晶振为总线控制器接口电路提供工作时钟，10mhz晶振为总线控制器接口电路锁相环提供输入时钟，传输速率可通过拨码开关和电路内部的寄存器进行配置。

总线路由器电路支持8个双向的spacewire端口，全双工，传输速率为2mbps～200mbps，2个外部并行端口，1个配置端口，支持远程存储访问协议，具有时间码接口和状态端口，支持路径地址和逻辑地址路由，支持路由优先级管理和组自适应路由。

总线路由器电路使用片选信号连接fpga，通过fpga中的逻辑设计实现对总线路由器电路的外部并口的控制，片选信号连接fpga，通过fpga中的逻辑设计实现对总线路由器电路的外部并口的控制。

如图2所示的dpram一端连接到总线控制器接口电路的comi接口上，实现高效大容量的高速传输，另一端的数据总线和地址总线连接到核心处理器，控制信号线接到fpga，通过fpga的逻辑设计，可映射到核心处理器的io空间或者sram空间上，可实现核心处理器对dpram的控制。本设计中使用片选信号通过fpga连接到dpram，将dpram映射到核心处理器的io空间中，实现核心处理器对dpram的控制。

本实用新型说明书中未作详细描述的内容属本领域专业技术人员的公知技术。