一种RFID射频识别芯片的空中接口数据读写电路的制作方法

本实用新型涉及rfid射频识别芯片技术领域，具体地说，是涉及一种rfid射频识别芯片的空中接口数据读写电路。

背景技术：

射频识别技术(radiofrequencyidentification，rfid)是一种非接触式的无线识别技术，广泛运用于商品识别，人员出入管理，车辆停放等场景中。通常，rfid系统由电子、读写器和数据管理系统这三个主要部分组成。电子标签由天线和rfid芯片组成，每个rfid芯片都含有唯一的识别码，用来表示电子所附着的物体。读写器用来读写电子中的信息，读写器通过网络和其他计算机或系统通讯，完成对电子的信息获取、解释以及数据管理。rfid识别芯片是rfid系统中不可缺少的重要组成部分。

空中接口是一个形象化的术语，是相对于有线通信中的“线路接口”概念而言的。有线通信中“线路接口”定义了物理尺寸和一系列的电信号或者光信号规范；无线通信技术当中，“空中接口”定义了终端设备与网络设备之间的电波链接的技术规范，使无线通信像有线通信一样可靠。

在射频识别芯片中，空中接口数据读写电路是整个射频信号接收的关键电路，读写电路的稳定工作影响着射频识别芯片信号读取，现有读写电路工作时存在工作电压不稳定、供电电路结构复杂、设计不够合理的问题，使得整个rfid射频识别芯片体积较大、成本较高。

技术实现要素：

本实用新型的目的在于提供一种rfid射频识别芯片的空中接口数据读写电路，主要解决现有读写电路工作电压不稳定，供电电路结构复杂、设计不够合理的问题。

为实现上述目的，本实用新型采用的技术方案如下：

一种rfid射频识别芯片的空中接口数据读写电路，包括依次连接的天线单元、检波电路、功率放大电路、射频调制电路、fpga控制电路、电压调节电路及供电电路；所述供电电路包括型号为h6103的稳压芯片u1，正极与稳压芯片u1的第1引脚相连且负极接地的电解电容c1，与稳压芯片u1的第1引脚相连的电阻r1，一端与电阻r1另一端和稳压芯片u1的第2引脚相连且另一端接地的电容c2，一端与稳压芯片u1的第5引脚相连且另一端接地的电容c3，与稳压芯片u1的第3引脚相连的电阻r2、r3，连接于电阻r2另一端和电阻r3另一端之间的电容c4，并联后一端与稳压芯片u1的第4引脚相连且另一端接地的电阻r4、电容c5，连接于稳压芯片u1的第4引脚和第7引脚之间的电阻r5，连接于稳压芯片u1的第6引脚和第8引脚之间的电阻r6，与稳压芯片u1的第6引脚相连的电感l1，负极与稳压芯片u1的第2引脚相连且正极经电阻r7连接于电感l1另一端的二极管d1，正极与电感l1另一端相连且负极与电阻r3和电容c4的公共端相连的二极管d2，负极与稳压芯片u1的第8引脚相连其正极作为供电电路正极输出端的二极管d3，正极与二极管d2的正极相连且负极接地的电解电容c6，并联于电解电容c6两端的电阻r8；以及正极与输入电源相连，且负极与稳压芯片u1的第1引脚相连的二极管d4；其中，电阻r2和电容c4的公共端与电容c2的接地端相连，电感l1与二极管d2的公共端作为供电电路负极输出端。

进一步地，所述天线单元包括天线本体ant，串联后依次与天线本体ant相连的电阻r9、电容c7、电感l2，均与电感l2另一端相连的电感l3、电感l4，并联于电感l3两端的电容c8，并联于电感l4两端的电容c9，并联于电容c8两端的电阻r10，并联于电容c9两端的电阻r11，与电感l2、l3、l4公共端相连的电阻r12，正极输入端与电阻r12另一端相连的比较器a1，基极、发射极与电感l3、电容c8、电阻r10的公共端相连的三极管vt4，与三极管vt4的集电极相连的电阻r13，以及一端与电阻r13另一端相连且另一端与比较器a1的输出端相连的电容c8；其中，比较器a1的负极输入端接基准电压vref，比较器a1的输出端与检波电路相连。

进一步地，所述检波电路包括检波器u2，与检波器u2的一个电源端相连的隔离电阻r14和滤波电容c11，与检波器u2的另一个电源端相连的隔离电阻r15和滤波电容c12，一端与比较器a1的输出端相连且另一端与检波器u2的输入端相连的隔直电容c13，一端与滤波电容c12的另一端相连且另一端经匹配电阻r16与检波器u2的输入端相连的隔直电容c14，以及串联后并联在检波器u2的输出端和地之间的限流电阻r17、负载电阻r18；其中，所述隔直电容c14、滤波电容c12的公共端接地、滤波电容c11的另一端接地，所述限流电阻r17和负载电阻r18的公共端接功率放大电路的输入端。

进一步地，所述功率放大电路包括放大器a2，与放大器a2的正极输入端相连的电阻r19，与放大器a2的输出端相连的电阻r20，负极与电阻r20另一端相连的二极管d5，与二极管d5的正极相连的电阻r21，与电阻r21另一端相连的电容c15，正极与电容c15另一端相连的二极管d7，负极与放大器a2的正极输入端相连的二极管d6，均与二极管d6的正极相连的电阻r22、r23，一端与电阻r22另一端相连且另一端接地的电容c16，正极输入端与电阻r23另一端和二极管d7的正极均相连的放大器a3，一端与放大器a3的正极输入端相连且另一端接地的电阻r24，以及与放大器a3的输出端相连的电阻r25；其中，电阻r19的另一端与限流电阻r17和负载电阻r18的公共端相连，电阻r25的另一端与射频调制电路相连。

进一步地，所述射频调制单元包括型号为mc1596的芯片u3，连接于芯片u3的第2、3引脚之间的电阻r26，与芯片u3的第6引脚连接并依次串联的电阻r27、r29、电容c18，一端与电阻r29、电容c18公共端相连且另一端接地的电阻r30，连接于芯片u3的第7、8引脚之间的电阻r31，与芯片第8引脚相连的电容c17，串联后一端连接于芯片u3的第1引脚且另一端连接于芯片u3的第4引脚的电阻r32、r33，串联后一端连接于芯片u3的第1引脚且另一端连接于芯片u3的第4引脚的电阻r34、滑动变阻器rp1、电阻r35，一端与芯片u3的第5引脚相连且另一端接地的电阻r36，以及一端连接于电阻r27、r29连接点且连一端与芯片u3的第9引脚相连的电阻r28；其中，所述滑动变阻器rp1的滑动端与芯片u3的第10引脚相连，电阻r32、r33、电容c18的一端接地，芯片u3的第1引脚与fpga控制电路相连，电容c17的另一端与电阻r25的另一端相连。

进一步地，所述电压调节电路包括分别与二极管d3、d2的正极对应1相连的电阻r37、r38，基极与电阻r36另一端相连、发射极与二极管d2的正极相连的三极管vt1，正极与三极管vt1的基极相连的二极管d8，一端与三极管vt1的集电极相连且另一端与二极管d8的负极相连的电阻r40，负极与三极管vt1的集电极且正极与电阻r1的另一端相连的电容c19，正极与电容c19的正极相连的二极管d9，基极与二极管d9的负极相连的三极管vt2，集电极与三极管vt2的集电极相连的三极管vt3，一端与三极管vt1的集电极相连且另一端与三极管vt2的集电极相连的电阻r39，一端与二极管d8的负极相连且另一端与三极管vt3的发射极相连的电阻r41，正极与三极管vt3的发射极相连且负极与三极管vt3的基极相连的二极管d10，一端与二极管d10的负极相连且另一端与三极管vt2的发射极相连的电阻r42，以及正极与三极管vt3的基极相连且负极经电阻r43与三极管vt2的基极相连的电容c20；其中，电容c20的负极作为电压调节电路的输出端与fpga控制电路相连。

与现有技术相比，本实用新型具有以下有益效果：

(1)本实用新型通过对供电电路进行改进，采用h6103稳压芯片并结合电压电路实现对fpga控制电路的稳压供电，并且整个读写电路在读写信号时，信号依次通过天线单元、检波电路、功率放大电路、射频调制电路对信号进行处理，使得稳压供电的fpga控制电路使信号读取工作更加准确可靠。

(2)本实用新型通过设置电压调节电路，电压调节电路的输出电压信号根据输入电压的大小进行稳压调整，使接入fpga控制电路的工作电压保持稳定，电路整体通过控制功率管实现调节混频器供电电压的目的，相较于传统通过调节分压电阻的方式能够有效提高电压调节精度，以及提高电压调节的灵活性。

附图说明

图1为本实用新型的原理框图。

图2为本实用新型中供电电路原理图。

图3为本实用新型中天线单元电路原理图。

图4为本实用新型中检波电路原理图。

图5为本实用新型中功率放大电路原理图。

图6为本实用新型中射频调制单元电路原理图。

图7为本实用新型中电压调节电路原理图。

具体实施方式

下面结合附图说明和实施例对本实用新型作进一步说明，本实用新型的方式包括但不仅限于以下实施例。

实施例

如图1所示，本实用新型公开的一种rfid射频识别芯片的空中接口数据读写电路，包括依次连接的天线单元、检波电路、功率放大电路、射频调制电路、fpga控制电路、电压调节电路及供电电路。在本实施例中，所述fpga控制电路采用中fpga控制器的型号为ep4ce10f17i7n。在进行数据读取时，天线单元作为信号辐射的接收单元，信号经过检波电路后进行功率放大，随后对信号进行射频调制，调制后的信号进入fpga控制电路中进行处理后接入到射频识别芯片的后续电路中进行处理，供电电路结合电压调节电路实现对fpga控制电路的稳压供电。

如图2所示，在本实施例中，所述供电电路包括型号为h6103的稳压芯片u1，正极与稳压芯片u1的第1引脚相连且负极接地的电解电容c1，与稳压芯片u1的第1引脚相连的电阻r1，一端与电阻r1另一端和稳压芯片u1的第2引脚相连且另一端接地的电容c2，一端与稳压芯片u1的第5引脚相连且另一端接地的电容c3，与稳压芯片u1的第3引脚相连的电阻r2、r3，连接于电阻r2另一端和电阻r3另一端之间的电容c4，并联后一端与稳压芯片u1的第4引脚相连且另一端接地的电阻r4、电容c5，连接于稳压芯片u1的第4引脚和第7引脚之间的电阻r5，连接于稳压芯片u1的第6引脚和第8引脚之间的电阻r6，与稳压芯片u1的第6引脚相连的电感l1，负极与稳压芯片u1的第2引脚相连且正极经电阻r7连接于电感l1另一端的二极管d1，正极与电感l1另一端相连且负极与电阻r3和电容c4的公共端相连的二极管d2，负极与稳压芯片u1的第8引脚相连其正极作为供电电路正极输出端的二极管d3，正极与二极管d2的正极相连且负极接地的电解电容c6，并联于电解电容c6两端的电阻r8；以及正极与输入电源相连，且负极与稳压芯片u1的第1引脚相连的二极管d4；其中，电阻r2和电容c4的公共端与电容c2的接地端相连，电感l1与二极管d2的公共端作为供电电路负极输出端。该电路以型号为h6103的稳压芯片核心，辅以外围电路设计，实现稳定供电。

如图3所示，在本实施例中，所述天线单元包括天线本体ant，串联后依次与天线本体ant相连的电阻r9、电容c7、电感l2，均与电感l2另一端相连的电感l3、电感l4，并联于电感l3两端的电容c8，并联于电感l4两端的电容c9，并联于电容c8两端的电阻r10，并联于电容c9两端的电阻r11，与电感l2、l3、l4公共端相连的电阻r12，正极输入端与电阻r12另一端相连的比较器a1，基极、发射极与电感l3、电容c8、电阻r10的公共端相连的三极管vt4，与三极管vt4的集电极相连的电阻r13，以及一端与电阻r13另一端相连且另一端与比较器a1的输出端相连的电容c8；其中，比较器a1的负极输入端接基准电压vref，比较器a1的输出端与检波电路相连。天线单元主要用于射频信号的辐射接收。

如图4所示，在本实施例中，所述检波电路包括检波器u2，与检波器u2的一个电源端相连的隔离电阻r14和滤波电容c11，与检波器u2的另一个电源端相连的隔离电阻r15和滤波电容c12，一端与比较器a1的输出端相连且另一端与检波器u2的输入端相连的隔直电容c13，一端与滤波电容c12的另一端相连且另一端经匹配电阻r16与检波器u2的输入端相连的隔直电容c14，以及串联后并联在检波器u2的输出端和地之间的限流电阻r17、负载电阻r18；其中，所述隔直电容c14、滤波电容c12的公共端接地、滤波电容c11的另一端接地，所述限流电阻r17和负载电阻r18的公共端接功率放大电路的输入端。

如图5所示，在本实施例中，所述功率放大电路包括放大器a2，与放大器a2的正极输入端相连的电阻r19，与放大器a2的输出端相连的电阻r20，负极与电阻r20另一端相连的二极管d5，与二极管d5的正极相连的电阻r21，与电阻r21另一端相连的电容c15，正极与电容c15另一端相连的二极管d7，负极与放大器a2的正极输入端相连的二极管d6，均与二极管d6的正极相连的电阻r22、r23，一端与电阻r22另一端相连且另一端接地的电容c16，正极输入端与电阻r23另一端和二极管d7的正极均相连的放大器a3，一端与放大器a3的正极输入端相连且另一端接地的电阻r24，以及与放大器a3的输出端相连的电阻r25；其中，电阻r19的另一端与限流电阻r17和负载电阻r18的公共端相连，电阻r25的另一端与射频调制电路相连。功率放大电路主要用于信号的功率放大。

如图6所示，在本实施例中，所述射频调制单元包括型号为mc1596的芯片u3，连接于芯片u3的第2、3引脚之间的电阻r26，与芯片u3的第6引脚连接并依次串联的电阻r27、r29、电容c18，一端与电阻r29、电容c18公共端相连且另一端接地的电阻r30，连接于芯片u3的第7、8引脚之间的电阻r31，与芯片第8引脚相连的电容c17，串联后一端连接于芯片u3的第1引脚且另一端连接于芯片u3的第4引脚的电阻r32、r33，串联后一端连接于芯片u3的第1引脚且另一端连接于芯片u3的第4引脚的电阻r34、滑动变阻器rp1、电阻r35，一端与芯片u3的第5引脚相连且另一端接地的电阻r36，以及一端连接于电阻r27、r29连接点且连一端与芯片u3的第9引脚相连的电阻r28；其中，所述滑动变阻器rp1的滑动端与芯片u3的第10引脚相连，电阻r32、r33、电容c18的一端接地，芯片u3的第1引脚与fpga控制电路相连，电容c17的另一端与电阻r25的另一端相连。射频调制电路主要用于射频信号的调制。

如图7所示，在本实施例中，所述电压调节电路包括分别与二极管d3、d2的正极对应1相连的电阻r37、r38，基极与电阻r36另一端相连、发射极与二极管d2的正极相连的三极管vt1，正极与三极管vt1的基极相连的二极管d8，一端与三极管vt1的集电极相连且另一端与二极管d8的负极相连的电阻r40，负极与三极管vt1的集电极且正极与电阻r1的另一端相连的电容c19，正极与电容c19的正极相连的二极管d9，基极与二极管d9的负极相连的三极管vt2，集电极与三极管vt2的集电极相连的三极管vt3，一端与三极管vt1的集电极相连且另一端与三极管vt2的集电极相连的电阻r39，一端与二极管d8的负极相连且另一端与三极管vt3的发射极相连的电阻r41，正极与三极管vt3的发射极相连且负极与三极管vt3的基极相连的二极管d10，一端与二极管d10的负极相连且另一端与三极管vt2的发射极相连的电阻r42，以及正极与三极管vt3的基极相连且负极经电阻r43与三极管vt2的基极相连的电容c20；其中，电容c20的负极作为电压调节电路的输出端与fpga控制电路相连。电压调节电路的输出电压信号根据输入电压的大小进行稳压调整，使接入混频器的工作电压保持稳定，电路整体通过控制功率管实现调节混频器供电电压的目的，相较于传统通过调节分压电阻的方式能够有效提高电压调节精度，以及提高电压调节的灵活性。

通过上述设计，本实用新型通过对供电电路进行改进，采用h6103稳压芯片并结合电压电路实现对fpga控制电路的稳压供电，并且整个读写电路在读写信号时，信号依次通过天线单元、检波电路、功率放大电路、射频调制电路对信号进行处理，使得稳压供电的fpga控制电路使信号读取工作更加准确可靠。因此，与现有技术相比，本实用新型具有实质性的特点合进步。

上述实施例仅为本实用新型的优选实施方式之一，不应当用于限制本实用新型的保护范围，但凡在本实用新型的主体设计思想和精神上作出的毫无实质意义的改动或润色，其所解决的技术问题仍然与本实用新型一致的，均应当包含在本实用新型的保护范围之内。