使用存储器单元的所测量信号及噪声特性的存储器系统性能增强的制作方法

使用存储器单元的所测量信号及噪声特性的存储器系统性能增强
1.相关申请
2.本技术要求2019年12月13日提交的标题为“使用存储器单元的所测量信号及噪声特性的存储器系统性能增强(memory system performance enhancements using measured signal and noise characteristics of memory cells)”的美国专利申请序列号16/714,463的优先权，所述专利申请的全部公开内容特此以引用方式并入本文中。
技术领域
3.本文所公开的至少一些实施例大体上涉及存储器系统，且更确切地说，但不限于具有使用针对存储器系统中的存储器单元测量的信号及噪声特性实施的增强性能的存储器系统。


背景技术：

4.存储器子系统可包含存储数据的一或多个存储器组件。存储器组件可为例如非易失性存储器组件及易失性存储器组件。一般来说，主机系统可利用存储器子系统以在存储器组件处存储数据且从存储器组件检索数据。
附图说明
5.实施例借助于实例而非限制在附图的图中来说明，在附图中相似参考编号指示相似元件。
6.图1说明根据本公开的一些实施例的具有存储器子系统的实例计算系统。
7.图2说明根据一个实施例的具有经配置以测量信号及噪声特性的校准电路的集成电路存储器装置。
8.图3展示根据一个实施例的测量信号及噪声特性以改进存储器读取操作的实例。
9.图4说明根据一个实施例的存储器子系统的控制器，所述存储器子系统从存储器装置获得信号及噪声特性以增强存储器装置的操作。
10.图5展示存储器子系统使用来自存储器装置的信号及噪声特性增强存储器操作的方法。
11.图6是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
12.本公开的至少一些方面涉及一种存储器子系统，所述存储器子系统具有通过使用针对存储器子系统的集成电路(ic)存储器中的存储器单元测量的信号及噪声特性增强的性能。存储器子系统可为存储装置、存储器模块，或存储装置及存储器模块的混合。下文结合图1描述存储装置及存储器模块的实例。一般来说，主机系统可利用包含一或多个存储器组件的存储器子系统，所述一或多个存储器组件例如存储数据的存储器装置。主机系统可
提供数据以存储于存储器子系统处，且可请求从存储器子系统检索数据。
13.集成电路存储器单元(例如，快闪存储器单元)可在阈值电压下编程成借助于其状态来存储数据。举例来说，如果存储器单元配置/编程成在阈值电压下处于允许大量电流通过存储器单元的状态，则存储器单元正在存储位一；否则存储器单元正在存储位零。另外，存储器单元可通过在多个阈值电压下以不同方式配置/编程来存储多个数据位。举例来说，存储器单元可通过在多个阈值电压下具有状态的组合而存储多个数据位；且可解译阈值电压下存储器单元的状态的不同组合以表示存储于存储器单元中的数据位的不同状态。
14.然而，在使用写入操作配置/编程集成电路存储器单元的状态以将数据存储在存储器单元中之后，用于读取存储器单元的经优化阈值电压可归因于例如电荷损失、读取干扰、交叉温度效应(例如，不同操作温度下的写入及读取)等若干因素而移位，尤其是当存储器单元经编程以存储多个数据位时。
15.在考虑到存储器区内的存储器单元的阈值电压的移位而施加读取电平信号时，已使用常规校准电路系统来自行校准存储器区。在校准期间，校准电路系统经配置以将不同的测试信号施加到存储器区，以对输出测试信号的指定数据状态的存储器单元的数目进行计数。基于计数，校准电路系统将读取电平偏移值确定为对校准命令的响应。
16.本公开的至少一些方面通过存储器子系统的控制器使用由存储器装置针对存储器装置中的存储器单元测量的信号及噪声特性来解决上述及其它缺陷。优选地，存储器装置在常规读取操作期间测量信号及噪声特性。控制器可使用信号及噪声特性来确定存储器装置中的存储器操作的经优化控制参数；评估由存储器装置在读取操作中报告的数据的准确性；检测由存储器装置报告的数据中的错误；对由存储器装置报告的数据进行后处理以增强准确性；改进存储器装置的操作序列以提高数据可靠性及准确性并且减少时延等。
17.举例来说，由校准电路测量的计数及/或其相关联数据可用作存储器子系统的控制器中的信号及噪声特性以改进其操作。此外，可针对子区并行地测量此类信号及噪声特性以缩短用于测量信号及噪声特性的总时间。
18.图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类的组合。
19.存储器子系统110可为存储装置、存储器模块，或存储装置及存储器模块的混合。存储装置的实例包含固态驱动器(ssd)、快闪驱动器、通用串行总线(usb)快闪驱动器、嵌入式多媒体控制器(emmc)驱动器、通用快闪存储(ufs)驱动器、安全数字(sd)卡及硬盘驱动器(hdd)。存储器模块的实例包含双列直插式存储器模块(dimm)、小外形dimm(so-dimm)，及各种类型的非易失性双列直插式存储器模块(nvdimm)。
20.计算系统100可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(iot)的装置、嵌入式计算机(例如，包含在运载工具、工业设备或联网市售装置中的计算机)，或包含存储器及处理装置的此计算装置。
21.计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到
……”
或“与
……
耦合”通常指代组件之间的连接，其可为间接通信连接或直接通信连接(例如，不具
有介入组件)，无论有线或无线，包含例如电连接、光学连接、磁性连接等连接。
22.主机系统120可包含处理器芯片组(例如，处理装置118)及由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如，控制器116)(例如，nvdimm控制器)，及存储协议控制器(例如，pcie控制器、sata控制器)。举例来说，主机系统120使用存储器子系统110，以将数据写入到存储器子系统110及从存储器子系统110读取数据。
23.主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(sata)接口、外围组件互连高速(pcie)接口、通用串行总线(usb)接口、光纤通道、串行连接的scsi(sas)、双数据速率(ddr)存储器总线、小型计算机系统接口(scsi)、双列直插式存储器模块(dimm)接口(例如，支持双数据速率(ddr)的dimm套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过pcie接口与主机系统120耦合时，主机系统120可进一步利用nvm高速(nvme)接口来存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据及其它信号的接口。图1说明存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接及/或通信连接的组合存取多个存储器子系统。
24.主机系统120的处理装置118可例如为微处理器、中央处理单元(cpu)、处理器的处理核心、执行单元等。在一些情况下，控制器116可称为存储器控制器、存储器管理单元及/或启动器。在一个实例中，控制器116控制通过耦合在主机系统120与存储器子系统110之间的总线进行的通信。一般来说，控制器116可向存储器子系统110发送期望存取存储器装置130、140的命令或请求。控制器116可进一步包含用于与存储器子系统110通信的接口电路系统。接口电路系统可将从存储器子系统110接收到的响应转换成用于主机系统120的信息。
25.主机系统120的控制器116可与存储器子系统110的控制器115进行通信以执行操作，例如在存储器装置130、140处读取数据、写入数据或擦除数据以及其它此类操作。在一些情况下，控制器116集成在处理装置118的同一封装内。在其它情况下，控制器116与处理装置118的封装分离。控制器116及/或处理装置118可包含硬件，例如一或多个集成电路(ic)及/或离散组件、缓冲存储器、高速缓存存储器或其组合。控制器116及/或处理装置118可为微控制器、专用逻辑电路系统(例如现场可编程门阵列(fpga)、专用集成电路(asic)等)或另一合适的处理器。
26.存储器装置130、140可包含不同类型的非易失性存储器组件及/或易失性存储器组件的任何组合。易失性存储器装置(例如，存储器装置140)可为但不限于随机存取存储器(ram)，例如动态随机存取存储器(dram)及同步动态随机存取存储器(sdram)。
27.非易失性存储器组件的一些实例包含“与非”(nand)类型快闪存储器及就地写入存储器，例如三维交叉点(“3d交叉点”)存储器。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的改变来进行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。nand类型快闪存储器包含例如二维nand(2d nand)及三维nand(3d nand)。
28.存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如，单层级单元(slc)可每单元存储一个位。其它类型的存储器单元，例如多层级单元(mlc)、三层级单元(tlc)及四层级单元(qlc)可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如slc、mlc、tlc、qlc或此类存储器单元阵列的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的slc部分及mlc部分、tlc部分或qlc部分。存储器装置130的存储器单元可分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，nand)，页可进行分组以形成块。
29.尽管描述非易失性存储器装置，例如3d交叉点型和nand型存储器(例如，2d nand、3d nand)，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(rom)、相变存储器(pcm)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(fetram)、铁电随机存取存储器(feram)、磁随机存取存储器(mram)、自旋转移力矩(stt)-mram、导电桥接ram(cbram)、电阻性随机存取存储器(rram)、基于氧化物的rram(oxram)、或非(nor)快闪存储器及电可擦除可编程只读存储器(eeprom)。
30.存储器子系统控制器115(或简称为控制器115)可与存储器装置130进行通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据及其它此类操作(例如，响应于控制器116在命令总线上调度的命令)。控制器115可包含硬件，例如一或多个集成电路(ic)及/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文所描述的操作。控制器115可为微控制器、专用逻辑电路系统(例如现场可编程门阵列(fpga)、专用集成电路(asic)等)或另一合适的处理器。
31.控制器115可包含处理装置117(例如，处理器)，所述处理装置经配置以执行存储在本地存储器119中的指令。在所说明实例中，控制器115的本地存储器119包含嵌入式存储器，所述嵌入式存储器经配置以存储用于执行控制存储器子系统110的操作(包含处理存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流及例程的指令。
32.在一些实施例中，本地存储器119可包含存储存储器指针、提取的数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(rom)。虽然图1中的实例存储器子系统110已说明为包含控制器115，但在本公开的另一实施例中，存储器子系统110不包含控制器115，且可替代地依赖于外部控制(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供)。
33.一般来说，控制器115可从主机系统120接收命令或操作，并且可将所述命令或操作转换成指令或适当的命令以实现对存储器装置130的所希望的存取。控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测及错误校正码(ecc)操作、加密操作、高速缓存操作及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(lba)、名字空间)与物理地址(例如，物理块地址)之间的地址转译。控制器115可进一步包含主机接口电路系统，以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换成存取存储器装置130的命令指令，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
34.存储器子系统110还可包含未说明的额外电路或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲器(例如，dram)及地址电路系统(例如，行解码器及列解码
器)，所述地址电路系统可从控制器115接收地址并解码所述地址以存取存储器装置130。
35.在一些实施例中，存储器装置130包含本地媒体控制器150，所述本地媒体控制器结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，其是与本地控制器(例如，本地控制器150)组合以用于在同一存储器装置封装内进行媒体管理的原始存储器装置。受管理存储器装置的实例是受管理nand(mnand)装置。
36.控制器115可包含性能管理器113，所述性能管理器可使用由存储器装置130针对相应存储器装置130中的存储器单元测量的信号及噪声特性来增强存储器子系统110的性能。在一些实施例中，存储器子系统110中的控制器115包含性能管理器113的至少一部分。在其它实施例中或组合地，主机系统120中的控制器116及/或处理装置118包含性能管理器113的至少一部分。举例来说，控制器115、控制器116及/或处理装置118可包含实施性能管理器113的逻辑电路系统。举例来说，主机系统120的控制器115或处理装置118(处理器)可经配置以执行存储于存储器中的指令，以执行本文所描述的性能管理器113的操作。在一些实施例中，性能管理器113在安置于存储器子系统110中的集成电路芯片中实施。在其它实施例中，性能管理器113可为存储器子系统110的固件、主机系统120的操作系统、装置驱动器或应用程序，或其中的任何组合的一部分。
37.性能管理器113可接收由存储器装置130针对存储器装置130中的存储器单元测量及提供的信号及噪声特性，并处理信号及噪声特性以生成用于改进存储器装置130的操作的参数，以检测及/或校正由存储器装置130从其存储器单元检索及报告的数据中的错误，及/或调度操作以提高数据准确性及可靠性，如下文进一步讨论。
38.图2说明根据一个实施例的具有经配置以测量信号及噪声特性的校准电路145的集成电路存储器装置130。举例来说，图1的存储器子系统110中的存储器装置130可使用图2的集成电路存储器装置130来实施。
39.集成电路存储器装置130可围封在单个集成电路封装中。集成电路存储器装置130包含可形成在一或多个集成电路裸片中的存储器单元的多个群组131、
…
、133。群组131、
…
、133中的典型的存储器单元可经编程以存储一或多个数据位。
40.集成电路存储器装置130中的一些存储器单元可经配置以一起操作以供特定类型的操作。举例来说，集成电路裸片上的存储器单元可被组织成平面、块及页。一个平面含有多个块；一个块含有多个页；且一个页可具有多个存储器单元串。举例来说，集成电路裸片可为可独立地执行命令或报告状态的最小单元；可在集成电路裸片中的多个平面上并行地执行相同的并发操作；块可为用于执行擦除操作的最小单元；且页可为用于执行数据编程操作(将数据写入到存储器单元中)的最小单元。每个串的存储器单元连接到共同位线；并且块或页中的串中的相同位置处的存储器单元的控制栅极连接到共同字线。可将控制信号施加到字线及位线以对各个存储器单元进行寻址。
41.集成电路存储器装置130具有通信接口147以从存储器子系统110的控制器115接收地址135，且提供从存储器地址135检索的数据137。集成电路存储器装置130的地址解码器141将地址135转换为控制信号以选择集成电路存储器装置130中的存储器单元；且集成电路存储器装置130的读取/写入电路143执行操作以确定存储于所寻址的存储器单元中的
数据，或对存储器单元进行编程以具有对应于存储数据137的状态。
42.集成电路存储器装置130具有校准电路145，其经配置以确定群组(例如，131、
…
或133)中的存储器单元的信号及噪声特性139的测量值，且经由通信接口147将信号及噪声特性139提供到存储器子系统110的控制器115。
43.在至少一些实施例中，校准电路145还经由通信接口147向控制器115提供测得的信号及噪声特性139以确定读取电平偏移值。在一些实施例中，读取电平偏移值可用于理解、量化或估计信号及噪声特性139。在其它实施例中，可将在一或多个测试电压下具有特定状态的群组或区中的存储器单元的统计数据提供为信号及噪声特性139。
44.举例来说，校准电路145可通过借助于用于读取存储器单元的不同操作参数(例如，在从存储器单元读取数据的操作期间施加的电压)从群组(例如，131、
…
、133)中的存储器单元读取不同响应来测量信号及噪声特性139。
45.举例来说，当执行从地址135读取数据137的命令时，校准电路145可在运行中测量信号及噪声特性139。因为信号及噪声特性139作为从地址135读取数据137的操作的一部分而测量，所以可将信号及噪声特性139从集成电路存储器装置130提供到控制器115，而对从地址135读取数据137的命令的执行过程中的时延的惩罚减小或为零。
46.存储器子系统110的控制器115的性能管理器113经配置以使用信号及噪声特性139来增强存储器子系统110的性能。
47.举例来说，性能管理器113可在不同条件下使用存储器单元群组的信号及噪声特性139来生成用于确定优化参数的模型，以在各种条件下从所述存储器单元群组读取数据。
48.举例来说，性能管理器113可使用不同存储器单元群组的信号及噪声特性139，以在预测存储器单元群组的行为时生成存储器装置130中的存储器单元的模型。
49.图3展示根据一个实施例的测量信号及噪声特性139以改进存储器读取操作的实例。
50.在图3中，校准电路145施加不同读取电压va、vb、vc、vd及ve以读取群组(例如，131、
…
或133)中的存储器单元的状态。一般来说，更多或更少的读取电压可用于生成信号及噪声特性139。
51.由于读取操作期间施加的不同电压，群组(例如，131、
…
或133)中的同一存储器单元可展示不同状态。因此，一般来说，在不同读取电压va、vb、vc、vd及ve下具有预定状态的存储器单元的计数ca、cb、cc、cd及ce可不同。预定状态可为具有大量电流通过存储器单元的状态，或没有大量电流通过存储器单元的状态。计数ca、cb、cc、cd及ce可被称为位计数。
52.校准电路145可通过在存储器单元群组(例如，131、
…
或133)上一次一个地施加读取电压va、vb、vc、vd及ve来测量位计数。
53.替代地，存储器单元群组(例如，131、
…
或133)可配置为多个子群组；且校准电路145可通过施加读取电压va、vb、vc、vd及ve来并行地测量子群组的位计数。子群组的位计数被视为表示整个群组(例如，131、
…
或133)中的位计数。因此，获得计数ca、cb、cc、cd及ce的持续时间可缩短。
54.在一些实施例中，在从映射到群组(例如，131、
…
或133)中的一或多个存储器单元的地址135读取数据137的命令的执行期间测量位计数ca、cb、cc、cd及ce。因此，控制器115不需要发送单独命令来请求基于位计数ca、cb、cc、cd及ce的信号及噪声特性139。
55.相邻电压的位计数之间的差指示读取群组(例如，133、
…
或133)中的存储器单元的状态中的错误。
56.举例来说，根据c
a-cb计算计数差da，所述计数差为由于读取电压从va变为vb而引入的读取错误的指示。
57.类似地，db＝c
b-cc；dc＝c
c-cd；且dd＝c
d-ce。
58.基于计数差da、db、dc及dd而获得的曲线157表示随读取电压而变的读取错误e的预测。根据曲线157(及/或计数差)，可将经优化读取电压vo计算为曲线157上的提供最低读取错误d
min
的点153。
59.在一个实施例中，校准电路145计算经优化读取电压vo且使得读取/写入电路143使用经优化读取电压vo从地址135读取数据137。
60.替代地，校准电路145可经由通信接口147向存储器子系统110的控制器115提供计数差da、db、dc及dd，及/或由校准电路145计算的经优化读取电压vo。
61.图3说明生成统计数据集合(例如，位计数及/或计数差)以供在经优化读取电压vo下读取的实例。一般来说，存储器单元群组可经配置以将多于一个位存储在存储器单元中；且多个读取电压用于读取存储于存储器单元中的数据。可类似地针对读取电压中的每一个测量统计数据集合以识别对应优化读取电压，其中每一统计数据集合中的测试电压配置在相应经优化读取电压的预期位置附近。因此，针对存储器单元群组(例如，131或133)测量的信号及噪声特性139可包含分别针对多个阈值电压测量的多个统计数据集合。
62.图4说明根据一个实施例的存储器子系统110的控制器115，所述存储器子系统从存储器装置130获得信号及噪声特性139以增强存储器装置130的操作。举例来说，图4中的存储器装置130可使用图2的集成电路存储器装置130实施；并且控制器115与存储器装置130之间的交互可根据图4实施。
63.在图4中，控制器115可通过提供地址135及至少一个读取控制参数161来指示存储器装置130执行读取操作。举例来说，读取控制参数161可为所建议的读取电压。
64.存储器装置130可通过在读取电压下确定地址135处的存储器单元的状态来执行读取操作，并根据所确定的状态提供数据137。
65.在读取操作期间，存储器装置130的校准电路145生成信号及噪声特性139。作为响应，将数据137及信号及噪声特性139从存储器装置130提供到控制器115。或者，可至少部分地使用在存储器装置130中配置的逻辑电路系统来执行信号及噪声特性139的处理。举例来说，性能管理器113可部分地或完全地使用在存储器装置130中配置的处理逻辑来实施。
66.可至少部分地基于读取控制参数161来确定信号及噪声特性139。举例来说，当读取控制参数161为用于在地址135处读取存储器单元的所建议读取电压时，校准电路145可计算在所建议读取电压附近的读取电压va、vb、vc、vd及ve。
67.信号及噪声特性139可包含位计数ca、cb、cc、cd及ce。替代地或组合地，信号及噪声特性139可包含计数差da、db、dc、dd及de。
68.任选地，校准电路145使用一种方法根据计数差da、db、dc、dd及de计算经优化读取电压vo；并且控制器115的性能管理器113使用另一不同的方法根据信号及噪声特性139及任选地校准电路145不可用的其它数据来计算经优化读取电压vo。
69.当校准电路145可根据在读取操作期间生成的计数差da、db、dc、dd及de计算经优化
读取电压vo时，信号及噪声特性可任选地包含经优化读取电压vo。此外，存储器装置130可在确定地址135处来自存储器单元的数据137时使用经优化读取电压vo。或者，存储器装置130在读取数据137时使用读取控制参数161中所建议读取电压。
70.控制器115可配置有比集成电路存储器装置130的校准电路145更强的处理功率。此外，控制器115可具有适用于群组(例如，133、
…
、或133)中的存储器单元的其它信号及噪声特性。因此，一般来说，控制器115可计算经优化读取电压vo的更精确估计值(例如，用于后续读取操作，或用于读取操作的重试)。
71.任选地，控制器115的性能管理器113可基于信号及噪声特性139识别在存储器装置130的存储器单元中已编程的数据中的程序失败。举例来说，在不具有信号及噪声特性139的情况下，控制器115将不得不尝试解码从存储器装置130中的页检索的数据137并尝试错误处理操作。在未能从错误恢复之后，控制器115可肯定地识别从存储器装置130接收的数据137中的程序失败。然而，当从信号及噪声特性139识别程序失败时，控制器115可绕过尝试对数据137进行解码的操作及错误处理的操作。在一些情况下，控制器115可分析不可恢复的数据137的签名以推断程序失败。然而，来自存储器装置130的信号及噪声特性139可允许对程序失败的肯定识别。
72.一般来说，校准电路145不必以位计数在读取电压集合上的分布的形式或以计数差在读取电压集合上的分布的形式来提供信号及噪声特性139。举例来说，校准电路145可提供由校准电路145计算的经优化读取电压vo作为信号及噪声特性139，这允许存储器子系统110的控制器115观察一或多个一或多个因素而变的经优化读取电压随的偏移，所述因素例如交叉温度效应、读取干扰(rd)、编程/擦除(pe)，或数据保持(dr)等。观察偏移可在控制器115中用于构建存储器装置130中的存储器单元的行为的预测模型，并且因此基于预测模型改进存储器装置130的操作。举例来说，控制器可预测用于读取命令的当前经优化读取电压，并且指示存储器装置130执行使用用预测模型预测的读取电压在地址135处读取数据137的命令。
73.校准电路145可经配置以生成信号及噪声特性139(例如，位计数或位计数差)作为读取操作的副产物。相比于不生成信号及噪声特性139的典型读取，可实施于集成电路存储器装置130中的信号及噪声特性139的生成对读取操作的时延的影响极少或无影响。
74.在一些实施例中，在一个读取操作中生成的信号及噪声特性139可能不足以使校准电路145识别最佳读取电压。举例来说，可在一个读取操作期间针对一或多个读取电压va、vb、vc、vd及/或ve确定位计数c。可从相同的存储器单元群组(例如，131或133)的两个或更多个读取操作确定位计数ca、cb、cc、cd及ce的整个集合。当在一个读取操作中确定多个读取电压的位计数时，校准电路145可将不同读取电压并行施加到多个子群组以获得子群组的位计数，并且基于子群组中的数据分布在整个群组(例如，131或133)中相似或相同的假设而推断整个群组(例如，131或133)的对应计数。性能管理器113使用通过相同存储器单元群组(例如，131或133)的两个或更多个读取操作收集的位计数ca、cb、cc、cd及ce来计算经优化读取电压v
o 151。随后，控制器115可指示存储器装置130使用经优化读取电压v
o 151从存储器单元群组(例如，131或133)读取数据。
75.在一些实施方案中，在计算经优化读取电压v
o 151时，性能管理器113不仅使用通过相同存储器单元群组(例如，131或133)的一或多个读取操作收集的位计数ca、cb、cc、cd及ce
，而且还使用关于交叉温度效应、读取干扰(rd)、编程/擦除(pe)，或数据保持(dr)的信息。
76.任选地，性能管理器113使由性能管理器113及/或校准电路145确定的经优化读取电压v
o 151与交叉温度效应、读取干扰(rd)、编程/擦除(pe)，或数据保持(dr)相关，以改进集成电路裸片的经优化读取电压的预测模型。
77.因此，校准电路145可有效地将信号及噪声特性139确定为根据来自存储器子系统110的控制器115的命令执行读取操作的副产物；并且控制器115的性能管理器113可使用信号及噪声特性139改进存储器子系统110中的信号处理。
78.任选地，控制器115的性能管理器113可使用由存储器装置130针对给定页类型的每个读取操作提供的信号及噪声特性139来调整/更新用于页类型的经优化读取电压vo。此外，可针对每个主机读取执行此更新/调整，并且可能没有后台读取，或者减少后台读取。
79.在多个前导读取操作之后，每个后续的读取操作可生成附加信号及噪声特性139，其可与在多个紧邻的在先前读取操作中获得的信号及噪声特性组合以计算更新的经优化读取电压vo。
80.一般来说，经优化读取电压vo的计算可在存储器装置130内或由存储器子系统111的控制器115执行，所述控制器接收信号及噪声特性139作为来自存储器装置130的丰富状态响应的部分。
81.由于在对各个读取操作影响极小或没有影响的情况下收集信号及噪声特性139，因此可随时间连续地校准经优化读取电压vo以防止最佳电压的显著跳跃。因此，可改进存储器子系统110在某一时间段内的总体性能。
82.一般来说，由控制器115从存储器装置130获得的信号及噪声特性139不限于对经优化读取电压的跟踪。举例来说，控制器115可使用随操作温度而变的经优化读取电压的调整之间的关系，以对来自交叉温度效应的裕度损失进行建模。类似地，通过观察随时间的保持偏移量，控制器115可推断存储器装置130中的存储器单元的实际健康状况，例如存储器单元已经遭受重复擦除/编程循环的损坏量。
83.图5展示存储器子系统110使用来自存储器装置130的信号及噪声特性139增强存储器操作的方法。图5的方法可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件/固件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，图5的方法至少部分地由图1或4的控制器115执行。虽然以特定序列或次序展示，但是除非另外规定，否则可修改过程的次序。因此，应理解，所说明实施例仅为实例，且所说明过程可以不同次序进行，且一些过程可并行地进行。另外，在各个实施例中可省略一或多个过程。因此，在每个实施例中并不需要所有过程。其它过程流程也是可能的。
84.举例来说，在控制器与图4中所说明的存储器装置之间进行交互时，图5的方法可通过图2的存储器装置及图3中所说明的信号噪声特征在图1的计算系统中实施。
85.在框301处，存储器子系统110中的处理装置117将从地址135检索数据137的命令传输到存储器子系统110的存储器装置(例如，130)。
86.举例来说，存储器装置130围封在集成电路封装中；并且校准电路145可至少部分地形成于集成电路裸片上。
87.在框303处，响应于命令且在执行命令期间，存储器装置130的校准电路145测量形成于集成电路裸片上的存储器单元群组(例如，131或133)的信号及噪声特性139。
88.在框305处，处理装置117从存储器装置130接收在执行命令期间由校准电路145测量的信号及噪声特性139。
89.在框307处，存储器子系统110的处理装置117处理信号及噪声特性。替代地或组合地，在存储器装置130中配置的处理逻辑可处理信号及噪声特性。
90.在框309处，存储器子系统110的处理装置117基于信号及噪声特性139的处理307而识别关于存储器装置130的属性。
91.在框311处，存储器子系统110基于属性执行与存储在存储器装置130中的数据相关的操作。
92.举例来说，当将读取电压(例如，va)施加在存储器单元群组上时，信号及噪声特性139可包含具有预定状态(例如，导电或非导电)的群组中的存储器单元的计数(例如，va)。
93.举例来说，信号及噪声特性139可包含当将第一读取电压(例如，va)施加在存储器单元群组上时具有预定状态的群组中的存储器单元的第一计数(例如，ca)与当将第二读取电压(例如，vb)施加在存储器单元群组上时具有预定状态的群组中的存储器单元的第二计数(例如，cb)之间的差(例如，da)。
94.举例来说，信号及噪声特性139可包含在不同操作参数(例如，读取电压)下存储器单元的统计数据(例如，位计数及/或计数差)。
95.举例来说，信号及噪声特性139可包含由存储器装置130的校准电路145计算的第一经优化读取电压vo；并且属性可包含由处理装置117使用至少信号及噪声特性139计算的第二经优化读取电压vo。
96.举例来说，校准电路145及处理装置117可使用不同方法、不同数据集及/或针对操作存储器装置130的不同条件计算经优化读取电压vo。
97.例如，第一经优化读取电压vo可由校准电路145使用第一方法计算；并且第二经优化读取电压vo可由处理装置117使用不同于第一方法的第二方法计算。
98.举例来说，第二经优化读取电压vo基于在存储器装置130中执行命令期间在存储器装置130中不可用的信息，例如在执行一或多个先前命令期间由校准电路145生成的其它信号及噪声特性来计算。
99.在一些实施例中，在存储器装置130中执行命令期间测量的信号及噪声特性139可能不足以使存储器装置130计算第一经优化读取电压vo；并且处理装置117可使用在存储器装置130中执行多个命令期间测量的累积信号及噪声特性139来计算第二经优化读取电压vo。在其它实施例中，存储器装置130还能够累积在存储器装置130中执行多个命令期间测量的信号及噪声特性139，以计算第一经优化读取电压vo。
100.举例来说，处理装置117可在执行命令期间使用在存储器装置中不可用的信息来计算第二经优化读取电压vo。此信息可包含与电荷损失、读取干扰、交叉温度效应、数据保持或编程/擦除，或其任何组合相关的数据。
101.举例来说，至少部分地基于信号及噪声特性139识别的属性可包含预测模型。举例来说，可通过观察经优化读取电压vo随一或多个因素的变化来获得预测模型，所述因素例如交叉温度效应、读取干扰、编程/擦除，或数据保持，或其任何组合。
102.举例来说，至少部分地基于信号及噪声特性139识别的属性可包含确定通过存储器装置130响应于命令从地址检索的数据137中的程序失败；并且基于属性执行311的操作可包含跳过对数据进行解码，及/或跳过从数据137中的错误恢复。
103.举例来说，至少部分地基于信号及噪声特性139识别的属性可包含随一或多个因素变化的经优化读取电压的预测模型。
104.一般来说，信号及噪声特性139可包含在用于读取存储器单元的参数的不同层级下操作的群组(例如，131或133)中的存储器单元的统计数据。
105.在另一实例中，至少部分地基于信号及噪声特性139识别的属性可包含存储器装置130由于重复编程/擦除循环而具有的损坏量的指示。
106.在另一实例中，至少部分地基于信号及噪声特性139识别的属性可包含基于随操作温度而变的经优化读取电压的跟踪偏移而从交叉温度效应的裕度损失的指示。
107.在又另一实例中，至少部分地基于信号及噪声特性139识别的属性可包含从存储器单元检索的数据137的误码率的估计。数据137可呈允许通过错误校正码(ecc)、低密度奇偶校验(ldpc)码等进行错误检测及/或恢复的编码形式。如果误码率的估计指示数据137将无法解码，则存储器子系统110可跳过尝试对数据137进行解码，跳过将数据137传输到解码器，跳过将数据137从存储器装置130传输到控制器115，及/或跳过使用目前已知的读取电压从存储器单元读取数据137。
108.性能管理器113可包含被配置为软件及/或固件的指令。举例来说，处理装置117可执行性能管理器113的指令以执行上述方法。此外，上文所论述的性能管理器113的一些或全部操作可经由在存储器装置130内配置的处理逻辑实施(例如，以减少存储器子系统110的存储器装置130与控制器115之间的数据通信)。举例来说，可使用在存储器装置130的集成电路裸片上形成于存储器单元阵列下方的互补型金属氧化物半导体(cmos)电路系统来实施处理逻辑。举例来说，处理逻辑可在存储器装置130的集成电路封装内形成于单独集成电路裸片上，所述单独集成电路裸片使用硅穿孔(tsv)及/或其它连接技术连接到具有存储器单元的集成电路裸片。
109.非暂时性计算机存储媒体可用于存储存储器子系统(例如，113)的固件的指令。当指令由控制器115及/或处理装置117执行时，所述指令使控制器115及/或处理装置117执行上文所论述的方法。
110.图6说明计算机系统400的实例机器，在所述计算机系统内可执行用于使机器执行本文中所论述的方法中的任何一或多种的指令集。在一些实施例中，计算机系统400可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)，或可用于执行性能管理器113的操作(例如，执行指令以执行对应于参考图1到5所描述的性能管理器113的操作)。在替代性实施例中，机器可连接(例如联网)到lan、内联网、外联网及/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。
111.所述机器可为个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术
语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以进行本文中所论述的方法中的任何一或多种。
112.实例计算机系统400包含经由总线430(其可包含多个总线)彼此通信的处理装置402、主存储器404(例如，只读存储器(rom)、快闪存储器、例如同步dram(sdram)或rambus dram(rdram)的动态随机存取存储器(dram)、静态随机存取存储器(sram)等)，及数据存储系统418。
113.处理装置402表示一或多个通用处理装置，例如，微处理器、中央处理单元等。更特定来说，处理装置可为复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置402也可为一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置402经配置以执行指令426以用于执行本文中所论述的操作及步骤。计算机系统400可进一步包含网络接口装置408以在网络420上通信。
114.数据存储系统418可包含机器可读存储媒体424(也称为计算机可读媒体)，其上存储有一或多个指令426集或体现本文中所描述的任何一或多种方法或功能的软件。指令426还可在其由计算机系统400执行期间完全地或至少部分地驻存在主存储器404内及/或处理装置402内，主存储器404及处理装置402也构成机器可读存储媒体。机器可读存储媒体424、数据存储系统418，及/或主存储器404可对应于图1的存储器子系统110。
115.在一个实施例中，指令426包含用于实施对应于性能管理器113(例如，参考图1到5描述的性能管理器113)的功能的指令。虽然在实例实施例中将机器可读存储媒体424展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集且使机器执行本公开的方法中的任何一种或多种的任何媒体。因此，术语“机器可读存储媒体”应被认为包含但不限于固态存储器、光学媒体及磁性媒体。
116.已在针对计算机存储器内的数据位的操作的算法及符号表示方面呈现先前详细描述的一些部分。这些算法描述及表示是数据处理领域的技术人员用于将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。在本文中，且一般将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较及以其它方式操纵的电或磁信号的形式。已经证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等等有时是便利的。
117.然而，应牢记，所有这些及类似术语将与适当物理量相关联，且仅仅为应用于这些量的便利标记。本公开可指操纵及变换计算机系统的寄存器及存储器内的表示为物理(电子)数量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作及过程。
118.本公开还涉及用于执行本文中的操作的设备。此设备可出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、cd-rom及磁光盘、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡或适合于存储电子指令并且各自耦合到计算机系统总线的任何类型的媒体。
119.本文中呈现的算法及显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或可证明构造用于执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示内容。
120.本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于存储呈机器(例如，计算机)可读形式的信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
121.在本说明书中，各种功能及操作被描述为由计算机指令执行或由其引起以简化描述。然而，所属领域的技术人员将认识到，此类表达的意图是功能由一或多个控制器或处理器(例如，微处理器)执行计算机指令而产生。替代地或组合地，所述功能及操作可使用具有或不具有软件指令的专用电路系统来实施，例如使用专用集成电路(asic)或现场可编程门阵列(fpga)来实施。实施例可使用不具有软件指令的硬接线电路系统或结合软件指令实施。因此，技术既不限于硬件电路系统及软件的任何特定组合，也不限于由数据处理系统执行的指令的任何特定来源。
122.在前述说明书中，本公开的实施例已经参照其特定实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神及范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书及图式。