一种switch板和服务器的制作方法

本发明涉及服务器领域，具体涉及一种switch板和服务器。

背景技术：

在主板设计上，由于intel采用pch，而amd、海光等没有pch，导致在多路服务器pcie设计上，两者存在差异。具体而言，在intel主板上，所有cpu下pcie设备的100mclock和reset信号，可以都来自pch；而amd、海光主板上，每个cpu给各自的pcie设备提供clock和reset信号，不同cpu下的pcie设备，其clock和reset信号不能混用。

如图1所示，以单层双switch设计为例，将每个switch和各自相关的上行接口、vr、clock等器件看做一个整体，命名为一个domain。switch板上集成cpld、bmc作为板卡公共资源，管理整个板卡供电、reset、设备信息等。开机后各个switch同时上电，上电时序统一。

两个上行port一般通过线缆连接机头主板，可以将机头的reset信号连到switch板，区别在于搭配intel主板时，cpld需要将两个reset信号与逻辑运算，之后再产生设备的reset；而搭配amd、海光主板时，cpld需要分别判断两个reset信号，进而产生两个domain下各自设备的reset信号。同样主板的clock信号，也能通过线缆连接到switch板，或直接使用switch板上的generator生成pcieclock，通过buffer给到switch和下行设备。区别在于，搭配amd主板时，不同cpu的clock需要分别使用buffer扩展，并对应接到相应设备，而intel主板没有此要求。另外机头会通过上行接口接一路i2c，可以访问switch板bmc，进行信息交互。

如前所述，现有设计在reset和clock的处理上，没有考虑到兼顾不同平台的使用要求，扩展pcie资源也因为闲置造成一定的资源浪费：

(1)搭配不同平台主板时，cpld处理reset的逻辑不同并且clock没有按照不同cpudomain做区分，导致同一switch板无法重复使用。

(2)供电单元没有区分，不能分别对不同的domain单独上下电。

(3)只接一路机头主板i2c，无法兼顾连接多个机头的设计。

技术实现要素：

有鉴于此，为了克服上述问题的至少一个方面，本发明实施例提出一种switch板，包括：

多个上行端口，所述上行端口用于连接主板；

时钟源，生成switch板的第一时钟信号；

控制器，与每一个所述上行端口连接以接收所述主板发送的复位信号和识别码，并基于所述主板的识别码生成控制信号以及利用所述控制信号对所述复位信号进行处理；

多个switch模块，每一个所述switch模块均与对应的所述上行端口连接以接收与所述对应的上行端口连接的主板发送的第二时钟信号；每一个所述switch模块还与所述时钟源连接以接收所述第一时钟信号；每一个所述switch模块还与所述控制器连接以接收所述控制器基于所述对应的上行端口生成的控制信号和处理后的所述复位信号；

其中，所述switch模块基于所述控制信号选择第一时钟信号或第二时钟信号作为最终的时钟信号。

在一些实施例中，switch板还包括多个下行端口，每一个所述switch模块包括时钟缓冲器和switch芯片；

所述时钟缓冲器接收所述第一时钟信号和所述第二时钟信号以基于所述控制信号选择第一时钟信号或第二时钟信号作为最终的时钟信号；

所述switch芯片与对应的所述下行端口连接；

其中，所述时钟缓冲器还将所述最终时钟信号输入到所述switch芯片和对应的下行端口。

在一些实施例中，每一个所述switch模块还包括与所述switch芯片和对应的所述下行端口连接的电压调节模块；

在一些实施例中，所述电压调节模块还与所述控制器连接，以使所述控制器基于使能信号控制所述电压调节模块使能。

在一些实施例中，所述控制器还配置为响应于接收到的若干个上行端口发送的识别码相同且为第一预设识别码，将所述若干个上行端口发送的复位信号进行与运算以得到处理后的复位信号。

基于同一发明构思，本发明的实施例还提出一种服务器，包括若干个switch板和若干个主板，所述主板包括若干个下行端口，所述switch板包括：

多个上行端口，所述上行端口与所述主板的下行端口连接；

时钟源，生成switch板的第一时钟信号；

控制器，与每一个所述上行端口连接以接收所述主板发送的复位信号和识别码，并基于所述主板的识别码生成控制信号以及利用所述控制信号对所述复位信号进行处理；

多个switch模块，每一个所述switch模块均与对应的所述上行端口连接以接收与所述对应的上行端口连接的主板发送的第二时钟信号；每一个所述switch模块还与所述时钟源连接以接收所述第一时钟信号；每一个所述switch模块还与所述控制器连接以接收所述控制器基于所述对应的上行端口生成的控制信号和处理后的所述复位信号；

其中，所述switch模块基于所述控制信号选择第一时钟信号或第二时钟信号作为最终的时钟信号。

在一些实施例中，switch板还包括多个下行端口，每一个所述switch模块包括时钟缓冲器和switch芯片；

所述时钟缓冲器接收所述第一时钟信号和所述第二时钟信号以基于所述控制信号选择第一时钟信号或第二时钟信号作为最终的时钟信号；

所述switch芯片与对应的所述下行端口连接；

其中，所述时钟缓冲器还将所述最终时钟信号输入到所述switch芯片和对应的下行端口。

在一些实施例中，每一个所述switch模块还包括与所述switch芯片和对应的所述下行端口连接的电压调节模块；

在一些实施例中，所述电压调节模块还与所述控制器连接，以使所述控制器基于使能信号控制所述电压调节模块使能。

在一些实施例中，所述控制器还配置为响应于接收到的若干个上行端口发送的识别码相同且为第一预设识别码，将所述若干个上行端口发送的复位信号进行与运算以得到处理后的复位信号。

本发明具有以下有益技术效果之一：本发明实施例提出的方案能够考虑不同平台的pcie设计需求，确保switch板可以搭配多个平台主板使用。同时优化现有设计，使switch板可以搭配多个机头主板，实现分别上下电和板卡管理通信功能，提高switch资源的利用率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

图1为现有技术中switch板的示意图；

图2为本发明的实施例提供的switch板的示意图；

图3为本发明的实施例提供的switch板和主板的连接示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。

根据本发明的一个方面，本发明的实施例提出一种switch板，如图1所示，包括：多个上行端口1，所述上行端口1用于连接主板；

时钟源2，生成switch板的第一时钟信号；

控制器3，与每一个所述上行端口连接以接收所述主板发送的复位信号和识别码，并基于所述主板的识别码生成控制信号以及利用所述控制信号对所述复位信号进行处理；

多个switch模块4，每一个所述switch模块4均与对应的所述上行端口1连接以接收与所述对应的上行端口1连接的主板发送的第二时钟信号；每一个所述switch模块4还与所述时钟源2连接以接收所述第一时钟信号；每一个所述switch模块4还与所述控制器3连接以接收所述控制器3基于所述对应的上行端口1生成的控制信号和处理后的所述复位信号；

其中，所述switch模块4基于所述控制信号选择第一时钟信号或第二时钟信号作为最终的时钟信号。

本发明实施例提出的方案能够考虑不同平台的pcie设计需求，确保switch板可以搭配多个平台主板使用。同时优化现有设计，使switch板可以搭配多个机头主板，实现分别上下电和板卡管理通信功能，提高switch资源的利用率。

在一些实施例中，switch板还包括多个下行端口，每一个所述switch模块4包括时钟缓冲器和switch芯片；

所述时钟缓冲器接收所述第一时钟信号和所述第二时钟信号以基于所述控制信号选择第一时钟信号或第二时钟信号作为最终的时钟信号；

所述switch芯片与对应的所述下行端口连接；

其中，所述时钟缓冲器还将所述最终时钟信号输入到所述switch芯片和对应的下行端口。

在一些实施例中，每一个所述switch模块还包括与所述switch芯片和对应的所述下行端口连接的电压调节模块；

在一些实施例中，所述电压调节模块还与所述控制器连接，以使所述控制器基于使能信号控制所述电压调节模块使能。

在一些实施例中，所述控制器还配置为响应于接收到的若干个上行端口发送的识别码相同且为第一预设识别码，将所述若干个上行端口发送的复位信号进行与运算以得到处理后的复位信号。

下面以图2示出的switch板为例详细说明本发明实施例提出的switch板。

图2示出的switch板包括4个图2示出的switch模块，每一个switch模块均包括一个时钟缓冲器(buff_a，buff_b，buff_c，buff_d)、一个vr(vr_a，vr_b，vr_c，vr_d)和一个switch芯片(switcha，switchb，switchc，switchd，)。

switch板的上行端口可以使用minisashd等高速连接器，通过线缆连到机头主板。并且每个上行接口均可以设计pcie_rst_n、100m_clk、i2c三种边带信号。reset接到switch板上的cpld控制器，i2c分别接到switch板bmc控制器的4路i2c接口上，clock接到四个2选1clockbuffer的其中一路输入上。

时钟源(clkgen)分别产生4路clock接到4个clockbuffer的另一路输入信号上。

每个switch及下行端口、设备都设计独立的供电vr，由cpld控制相应的使能信号，可以控制每个domain单独上下电。

机头主板、switch板之间通过i2c互联，上电后机头bmc扫描到switch板bmc后，会将自身板卡pn、qn信息传递给switch板。switch板bmc通过对比4个上行i2c链路接收到的pn、qn信息，可以判断当前接的主板是intel平台，还是amd、海光平台；是同一块主板，还是多块主板。从而将对应信息告知cpld，cpld根据相应信息，cpld控制每个clockbuffer，可以选择switch板独立时钟，也可以选择主板过来的时钟，同时控制是否使能buffer输出，以及决定reset信号的处理逻辑。

例如，当上行端口a、b接到同一块intel主板，上行端口c、d接到一块amd主板。switch板bmc中会存储相应板卡pn、qn信息，从而判断reset信号的处理方式。

上电后，switch板上的bmc通过porta、b、c、d四路i2c接收到主板发来的pn、qn信息，经过比较判断后，将主板相关信息传递给switch板cpld。cpld上程序能够确认上行端口a、b连接的是intel主板，上行端口c、d连接的是一块amd主板，然后将上行端口a、b发送的rst_a/b进行逻辑与运算，并且将上行端口a、b连接的switch模块视作一个整体，控制相应的clock、vr同时使能。将上行端口c、d发送的rst_c、rst_d分别进行处理，并分别控制相应vr、buffer依次使能。

这样本发明实施例提供的switch板不仅资源较多，4个上行端口可以灵活搭配机头主板，进行上下电控制，从而能充分利用所有pcie资源。而暂时没有使用的端口则可以保持待机状态，节省功耗。

基于同一发明构思，本发明的实施例还提出一种服务器，包括若干个switch板和若干个相同型号和/或不同型号的主板，所述主板包括若干个下行端口，所述switch板包括：

多个上行端口，所述上行端口与所述主板的下行端口连接；

时钟源，生成switch板的第一时钟信号；

控制器，与每一个所述上行端口连接以接收所述主板发送的复位信号和识别码，并基于所述主板的识别码生成控制信号以及利用所述控制信号对所述复位信号进行处理；

多个switch模块，每一个所述switch模块均与对应的所述上行端口连接以接收与所述对应的上行端口连接的主板发送的第二时钟信号；每一个所述switch模块还与所述时钟源连接以接收所述第一时钟信号；每一个所述switch模块还与所述控制器连接以接收所述控制器基于所述对应的上行端口生成的控制信号和处理后的所述复位信号；

其中，所述switch模块基于所述控制信号选择第一时钟信号或第二时钟信号作为最终的时钟信号。

在一些实施例中，switch板还包括多个下行端口，每一个所述switch模块包括时钟缓冲器和switch芯片；

所述时钟缓冲器接收所述第一时钟信号和所述第二时钟信号以基于所述控制信号选择第一时钟信号或第二时钟信号作为最终的时钟信号；

所述switch芯片与对应的所述下行端口连接；

其中，所述时钟缓冲器还将所述最终时钟信号输入到所述switch芯片和对应的下行端口。

在一些实施例中，每一个所述switch模块还包括与所述switch芯片和对应的所述下行端口连接的电压调节模块；

在一些实施例中，所述电压调节模块还与所述控制器连接，以使所述控制器基于使能信号控制所述电压调节模块使能。

在一些实施例中，所述控制器还配置为响应于接收到的若干个上行端口发送的识别码相同且为第一预设识别码，将所述若干个上行端口发送的复位信号进行与运算以得到处理后的复位信号。

本发明实施例提出的方案能够考虑不同平台的pcie设计需求，确保switch板可以搭配多个平台主板使用。同时优化现有设计，使switch板可以搭配多个机头主板，实现分别上下电和板卡管理通信功能，提高switch资源的利用率。

以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。

上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。