一种汽车控制器的掉电保存电路和方法与流程

1.本发明属于掉电保存技术领域，具体涉及一种汽车控制器的掉电保存电路和方法。


背景技术：

2.汽车电源主要分为三种：常电，acc电，ign(ignition)电；常电一直保持畅通，用于汽车钥匙拔出以后仍需要发挥作用的系统供电；如无钥匙进入系统，acc电在钥匙打到acc档时导通，主要用于唤醒影音娱乐系统；ign电只有在发动机启动以后才供电，一般用作汽车动力系统相关的电器的供电，或者用于休眠唤醒。
3.随着汽车电子产品的发展，各种智能网联、新能源等相关产品的层出不穷，汽车的各ecu(electronic control unit，电子控制单元)之间传输的数据量越来越大，这样的情况下，在汽车系统掉电时保存数据需要更长的时间。但由于整车功耗的要求，一部分ecu只用on档电供电；现有的掉电保存技术是在电源输入端加电解电容，同时mcu(microcontroller unit，微控制单元)的io(或称gpio，general input/output，输入输出端口)口或者ad口检测电源，当汽车系统由于意外断电或者汽车正常熄火掉电时，mcu检测到掉电，开始储存数据，同时电解电容开始放电，继续给汽车各控制器供电。
4.举例来说，如果控制器工作电流是100ma，一颗220uf的铝电解电容从12v放电到5v大概能维持15ms，若控制器的工作电流更大时，那么铝电解电容掉电更快，维持的时间更短。如果通过配置容值更大的铝电解电容延长放电时间的话，容值较大时电容体积更大，有以下不利影响：
5.第一，大体积电容在pcb(printed circuit board，印制电路板)上占用的面积较大，而且pcb布局布线的时候，走线需要和电容保持距离，电容也需要和其他元器件、板边隔开更大距离，这都会增大pcb的面积。
6.第二，大容值的铝电解电容的高度更高，这就得不增加控制器壳体的高度。这些对于汽车电子产品小型化、轻量化的发展是不利的。
7.第三，大容量的电解电容增加了成本，漏电流更大，会影响滤波特性，而且会增加电容发热，容易引起爆炸。具体公式如下：i＝kcu，一种i为漏电流，k为漏电常数，c为容值，u为电容两端电压值，可以看到漏电流大小和容值成正比。
8.第四，12v上电的时候，12v电并不是直接加到电源输入端，从蓄电池正极到负载需要经过线束、防反二极管，有一定阻抗，这就导致一定的上电时间。大电容会延缓上电时间，也就是说，从电源开启到控制器开始工作的时间因为上电时间而延迟了，而在某些情况下需要控制器上电即迅速响应。并且现在汽车控制器的数据量都非常庞大，比如，自动驾驶域控制器一天的数据量甚至可达到几tb，十几毫秒的掉电延时时间对于自动驾驶相关功能的数据存储是远远不够的。现有技术只能针对处理的数据量相对小、对实时性要求不那么高的结构简单的控制器。
9.现有一种掉电延时电路公开的掉电延时电路包括：dc/dc电源，该dc/dc电源的输
入端和输出端分别连接有vin端和vout端，在所述的vin端和dc/dc电源之间连接有充电支路，所述的vout端和dc/dc电源之间连接有放电支路；所述的充电支路和放电支路通过储电放电单元连接。该现有技术存在两个缺陷：
10.第一，该方案采用的是固定的串联电容组进行储能，这减小了放电时间，分析如下：根据电容的原理：如果两个电容c1和c2并联时，总电容c＝c1+c2，而两个电容串联时，总电容c＝c1*c2/(c1+c2)。该专利储能电路的电容采用串联方式，串联情况下，放电时间取决于电容组中放电时间最短的电容，总电容是减小的，串联的电容越多，总电容越小。如图1所示的lt
‑
spice仿真电路能够说明问题，电路参数配置如下，r5＝r4＝r7＝100ω，代表了线束上的串联阻抗，c1＝c2＝c3＝c4＝c5＝100uf，左边的电路代表了上述专利的方案，为了简化，只串联了两个电容，中间电路仅为一个电容，右边电路是两个并联电容，代表了本发明的方案，电源v1为5v电压源，v2、v3为2.5v电压源；如图2的三条曲线分别代表c2、c3、c5两端的电压，三个电源开始都为0v，从10ms开始上电，可以看到c2、c3、c5的电压逐渐上升到2.5v，c2的电压上升更快，而c5的电压上升最慢，100ms的时候电压源v1、v2、v3为零，三个电路的电容都开始放电，由图可知，c2的电压下降速度最快，而c5的电压下降速度最慢，说明在储能电压相同的情况下，使用并联电容的储能电路能放电时间更长。而本专利储能电路采用的是并联电容组，所以能提供更长的放电时间。
11.第二，该方案中有两个开关dk1和dk2，这两个开关不能同时开启，当上电时dk1开启，dk2断开；下电时dk1断开，dk2开启。但是该方案中没有指明两路开关分别由什么来控制，以及该控制模块由哪路电源供电，电源下电时怎么来实现dk1开启而dk1断开。
12.另有现有技术公开了一种低电压掉电延时控制装置及控制方法，该现有技术的主要思想是：通过掉电侦测模块实时监测主电源状态，能够及时监测到主电源的状态变化，结合控制管理模块实时根据主电源状态以及备份电源模块的状态控制负载执行数据操作，保证负载数据操作的安全性能，同时掉电控制模块根据主电源、负载状态控制接入或断开备份电源模块，能够控制管理备份电源，以控制适时接入备份电源模块进行储能或提供备份能源给负载，以及控制适时断开备份电源模块，在主电源掉电时实现有效的延时功能，同时保证掉电延时执行的稳定及安全可靠性，且能够减少不必要的能耗。该现有技术存在的缺陷是没有涉及到如何增加掉电延时时间的问题，并且储能器件需要经过升压电路后给负载供电，也就是说储能电压小于负载工作电压，这样的话储能器件的放电时间会更短。
13.另有现有技术公开了一种掉电延时切换装置及通信设备，该现有技术的主要思想是：通过升降压转换模块、储能模块和输出电压切换模块，在直流电源突然遭遇电网停电的过程中，能在掉电瞬间迅速开通延时电路，从而将存储的能量释放出来用于增大系统的延迟时间。该现有技术存在的缺陷是重点在于解决如何使系统掉电时不触发过压保护导致的系统下电更快的问题，也就是说，上述专利所述增大系统掉电延时时间的方式是有效的成功启动掉电延时电路，并没有涉及在掉电延时电路工作时增加掉电延时电本身的掉电延时时间。


技术实现要素：

14.本发明要解决的技术问题是：提供一种产品和方法，用于延长系统的掉电时间供mcu保存数据。
15.本发明为解决上述技术问题所采取的技术方案为：一种汽车控制器的掉电保存电路，包括预处理模块、降压模块、使能模块、mcu1、mcu2、电源检测模块、电能存储模块、数据存储模块；电能存储模块包括升压电路、电容组、第一降压电路、第二降压电路；电源检测模块和预处理模块的供电电源为ign；预处理模块将ign转换成一级电源为电能存储模块和降压模块供电；降压模块将一级电源转换成二级电源为mcu1供电；使能模块将二级电源转换成三级电源为mcu2和数据存储模块供电；mcu1为辅助mcu，通过io1口接收电源检测模块的信号来检测ign电是否掉电，通过io2口控制使能模块的通断给mcu2供电；mcu2为主mcu，通过io2口接收电源检测模块的信号来检测ign电是否掉电，并用于采集、处理数据、驱动模块工作；ign未掉电时，mcu2通过io1口使能电能存储模块的升压电路，使一级电源依次通过电能存储模块的升压电路、电容组、第一降压电路、第二降压电路，输出给mcu2和数据存储模块供电；在ign掉电时，mcu2通过io1断开电能存储模块的升压电路，电能存储模块的电容组放电，通过降压电路1和降压电路2输出给mcu2和数据存储模块供电；mcu2与数据存储模块通过通信接口交换数据。
16.按上述方案，预处理模块输入ign电，输出一级电源power_1；ci和c2为esd电容；d1为防反二极管；d2为tvs管；c3为铝电解电容，用于滤除低频杂波；c4、c5、c6、c7、c8、c9均为陶瓷电容，并与电感l1组成π型滤波器；r1为放电电阻；预处理模块用于保证各模块电路不受外部静电、脉冲的冲击，并为下一级电路输出稳定的电源。
17.进一步的，降压模块输入一级电源power_1，输出二级电源power_2；buck芯片的fb端电压vfb为恒定值，则r9和r10组成的电阻调节输出电压为：
18.vpower_2＝vfb*(r9+r10)/r10。
19.进一步的，使能模块输入二级电源power_2，输出三级电源power_3；r3用于形成通路驱动t1；r2为限流电阻；r3、r19、r18为偏置电阻；c10为加速电容，用于在ign上电或掉电时迅速开启或关断三级电源；c12为滤波电容。
20.进一步的，三级电源power_3的供电电流为100ma，mcu1为5v供电时，为使t2的压降小，t2的发射极
‑
集电极电流ice＝100ma，发射极
‑
基极电压ueb＝0.7v，t1导通时压降近似为零，取r2＝820ω，r3＝10kω，则流经t2基极的电流tb2＝(5
‑
0.7)/0.82
‑
0.7/10＝5.17ma；r19、r18取5.1kω，当mcu1 io2高电平时，t1基极接收到2.5v电压，满足开启要求。
21.按上述方案，电源检测模块包括两个电路模块用于防止串电、导致mcu误操作；c25和c26为滤波电容；磁珠l5用于抑制高频干扰；r11为上拉电阻，r13为下拉电阻，取r11＝r12＝r13＝r14；当ign上电时，三极管t3导通，mcu1的io1口检测到高电平；当ign掉电时，通过r12和r13配置电压阈值使ign低于一定电压时t3截止，mcu1的io1口检测到低电平。
22.按上述方案，电能存储模块包括升压电路、电容组、第一降压电路、第二降压电路；升压电路包括dc
‑
dc升压芯片u2及其外围器件；电容组包括c29，c39，c15，c16，c17，c18；第一降压电路包括dc
‑
dc降压芯片u3及其外围器件；第二降压电路包括dc
‑
dc降压芯片u4及其外围器件；u3的输入电压比u4更高；
23.电能存储模块的工作流程为：在ign未掉电时，一级电源经过升压芯片将电压升到power
‑
hv给电容组充电，再经过降压芯片给mcu2供电；在ign掉电时，电容组放电，经过两个dc
‑
dc降压芯片降压后继续给mcu2供电；
24.u2、u3、u4的fb端口为反馈脚，分别通过两个电阻调节输出电压；u4芯片的反馈脚
电压为vfb，则输出电压公式为：
25.vpower_3＝vfb*(r20+r21)/r7。
26.按上述方案，电容组包括两个大容量的铝电解电容和四个陶瓷电容，陶瓷电容用于滤波，铝电解电容用于储存电量；设放电时间为t1，初始电压即储能电压为u1，放电后电压即mcu2最低工作电压为u2，mcu2和存储模块保存数据时的工作电流为i，则电容放电时间公式为：
27.t1＝c*(u1
‑
u2)/i。
28.按上述方案，数据存储模块用于通过i2c、spi或并行口与mcu交换数据；设k为数据量，v为传输时间，k为需要保存的数据量，则放电时间即mcu与存储模块保存数据的时间t2的需求公式为：
29.t2＝k/v。
30.一种汽车控制器的掉电保存方法，包括以下步骤：
31.s1：上电逻辑为：当ign上电时，经过预处理模块后一级电源开启，经过降压模块后二级电源开启，由二级电源给mcu1供电；mcui打开使能模块，三级电源开启给mcu2和数据存储模块供电；mcu2初始化，并通过io1口打开电能存储模块的升压电路，使一级电源为电能存储模块充电；
32.s2：下电逻辑为：当ign下电时，mcu1通过io1口检测到ign掉电，则通过io2口关断使能模块，从而立即关闭三级电源；mcu2通过io2口检测到ign掉电，则通过io1口立即关闭电能存储模块的升压电路，电能存储模块的电容组放电，通过降压电路1和降压电路2输出给mcu2和数据存储模块供电；mcu2通过通信接口将数据存入数据存储模块。
33.本发明的有益效果为：
34.1.本发明的一种汽车控制器的掉电保存电路和方法，通过使用两个mcu，在用户关闭发动机或者由于意外断路导致系统掉电时，辅助mcu关闭三级电源断开与电能存储模块的连接，电能存储模块只给主mcu和数据存储模块供电，实现了延长系统的掉电时间，便于mcu保存海量数据，防止数据丢失的功能。
35.2.本发明在电能存储模块的电容组之前采用升压电路升压，提高储能电压储存更多的电能，在不需要大幅增加电容容值或者配置大电容、超级电容的情况下延长了掉电时间，节省了成本和空间。
36.3.本发明的断电恢复上电时，主mcu通过三级电源供电，电能存储模块处于关闭状态，避免了电容组影响上电时间，从而更快的进入工作状态；并且使能模块采用带加速电容的三极管控制，使得三级电源开启速度更快。
附图说明
37.图1是现有技术一的仿真电路图。
38.图2是现有技术一的电容放电电压比较图。
39.图3是本发明实施例的功能框图。
40.图4是本发明实施例的上电逻辑图。
41.图5是本发明实施例的下电逻辑图。
42.图6是本发明实施例的预处理模块电路图。
43.图7是本发明实施例的降压模块电路图。
44.图8是本发明实施例的使能模块电路图。
45.图9是本发明实施例的电源检测模块电路图。
46.图10是本发明实施例的电能存储模块电路图。
具体实施方式
47.下面结合附图和具体实施方式对本发明作进一步详细的说明。
48.如图3所示，本发明的实施例适用于只有一个ign供电的控制器，以乘用车的12v供电系统说明：
49.ign给电源检测模块供电，以及经过预处理模块后转换成一级电源，一级电源用于给电能存储模块和降压模块供电；
50.一级电源经过降压模块转换成二级电源，二级电源用于给mcu1供电；
51.二级电源经过使能模块转换成三级电源给mcu2和数据存储模块供电，mcu1的通用io2口控制使能模块。
52.图3中，mcu2作为主mcu，主要采集、处理和存储数据，以及驱动重要的模块工作，mcu1作为辅助mcu，主要功能是控制使能模块的通断给mcu2供电，一些非主要的信号也可给mcu1处理。mcu1通过io1、mcu2通过io2口检测ign电是否掉电。
53.在电能存储模块中，在ign未掉电时，mcu2通过io1使能升压电路，使得一级电源经升压电路后，再经过电容组和两个降压电路，输出给mcu2和数据存储模块供电；在ign掉电时，mcu2通过io1断开升压电路，此时，电容组放电，降压电路1和降压电路2，给mcu2和数据存储模块供电。mcu2和数据存储模块之间通过通信接口交换数据。
54.图4和图5分别为图3所示掉电延时电路系统的上电和下电时的控制逻辑示意图。
55.上电逻辑为：当ign上电时，经过预处理模块后，一级电源开启，经过降压模块后，二级电源开启，由所述二级电源给mcu1供电。mcui打开使能模块，三级电源开启给mcu2和数据存储模块供电，mcu2开始进行初始化，在mcu2完成初始化后，mcu2 io1通过使能模块打开电能存储模块中的升压电路，开始为电能存储模块开始充电。
56.下电逻辑为：当ign下电时，mcu2通过io2口检测到ign掉电，通过io1立即关闭升压电路，mcu1通过io1检测到ign掉电，通过io2控制使能模块的立即关闭三级电源。电能存储模块继续给mcu2和数据存储模块供电，mcu2将数据保存到数据存储模块。
57.如图6所示为ign电的预处理模块，power_1为一级电源，ci和c2为esd电容，以1uf以下为宜，耐压100v。d1为防反二极管，最大正向电流应大于主干路工作电流。d2为tvs管，反向工作电压应大于iso 16750标准规定的过电压试验电压24v。c3为铝电解电容，为100uf，起滤除低频杂波的作用。c4、c5、c6、c7、c8、c9为陶瓷电容，和电感l1组成π型滤波器，r1为放电电阻，以1mω以上为宜。该预处理模块用于保证控制器各模块电路不受外部静电、脉冲的冲击，以给下一级电路输入稳定的电源。
58.图7为降压模块，power_2为二级电源，一级电源经过该降压模块后，二级电源开启给mcu1供电，二级电源可以是5v或者3.3v。r9和r10组成的电阻能调节输出电压，精度以1％为宜，vpower_2＝vfb*(r9+r10)/r10，vfb为buck芯片fb端电压，为恒定值，这种降压芯片市场上有很多。
59.如图8所示的使能模块，power_3为三级电源，r3形成一个通路驱动t1，r2为限流电阻，r3、r19、r18为偏置电阻，c10为加速电容，c12为100nf滤波电容。电阻、电容的具体数值依据情况配置，下面以power_3的供电电流为100ma，mcu1为5v供电为例分析，需尽可能使t2的压降小，依照t2的数据手册，当t2基极电流达到5ma时，压降为0.1v，再增大基极电流，压降基本不下降，t2的发射极
‑
集电极电压ice＝100ma，由于ueb＝0.7v左右，t1导通是压降近似为零，取r2＝820ω，r3＝10kω，则流经t2基极的电流tb2＝(5
‑
0.7)/0.82
‑
0.7/10＝5.17ma，满足设计要求。c10为几百pf的加速电容，以便于在ign上电或掉电时，mcu1迅速开启或关断三级电源。r19、r18可取常见的5.1kω，当mcu1 io2高电平时，t1基极接收到2.5v电压，满足开启要求。
60.如图9所示为电源检测模块，由于mcu1和mcu2供电电压可能不一样，而且为了两个io口之前防止串电、导致mcu误操作，所以分两个电路模块，以mcu1的电源检测模块为例说明，c25和c26为100n滤波电容，l5为磁珠(抑制高频干扰)。r11为上拉电阻，r13为下拉电阻，可取r11＝r12＝r13＝r14＝10kω。当ign为12v时，三极管t3导通，mcu1 io1检测到高电平。当ign掉电时，低于一定电压时t3截止(可通过r12和r13配置电压阈值)，mcu1 io1检测到低电平。mcu2的检测电路原理是一样的。
61.如图10所示的电能存储模块：由电容组、一个dc
‑
dc升压芯片和两个dc
‑
dc降压芯片组成。u2及其外围器件对应图2升压电路；c29，c39，c15，c16，c17，c18对应图2电容组，u3及其外围器件对应图2降压电路1，u4及其外围器件对应图2降压电路2。该电能存储模块的工作原理是：在ign未掉电时，一级电源(比如，12v)经过升压芯片将电压升到power
‑
hv(high voltage)，给电容组进行充电，再经过降压芯片给mcu2供电；在ign掉电时，电容组放电，经过降压芯片继续给mcu2供电，其中，由于power
‑
hv电压远高于mcu2工作电压，需经两个dcdc芯片降压，因此选择u3和u4两个降压芯片，并且u3需选用输入电压较高的芯片，u4在u3之后，此时电压已经降低一些，可以根据u3再进行选择。u2、u3以及u4，此3个芯片中的fb端口为反馈脚，可以通过两个电阻来调节输出电压，电阻精度以1％以下为宜。输出电压公式为vpower_3＝vfb*(r20+r21)/r7，其中，vfb是u4芯片的反馈脚电压。注意：u3和u4输入和输出电压都不一样，需要采用不同型号的降压芯片。
62.电容组可以由两个大容量的铝电解电容和四个陶瓷电容组成，陶瓷电容主要起滤波作用，铝电解电容储存电量，可根据放电时间需求选取合适容值。
63.电容放电时间公式如下：t1＝c*(u1
‑
u2)/i公式一，其中t1为放电时间，u1为初始电压，也就是储能电压，u2为放电后的电压，也就是mcu2最低工作电压，i为mcu2和存储模块保存数据时的工作电流。可以看到储能电压越高，放电时间越长。本发明通过升压电路提高电容组的储能电压，延长了放电时间。
64.举例说明，若power_hv设计为60v，power_3为5v，供电电流为100ma，电容组为220uf，则电压从60v下降到3.3v为mcu2能正常工作的时间，考虑到两个dcdc的能量转换效率大概为95％，放电时间为：
65.t1＝0.95*0.00022*(60
‑
5)/0.1＝0.115s，
66.远远大于现有技术实现方案的放电时间。
67.数据存储模块可通过i2c、spi或者并行通信来和mcu交换数据。放电时间需求公式如下：t2＝k/v其中k为数据量，v为传输时间(如spi最大传输速率3.4mb/s，i2c为400kb/s)k
为需要保存的数据量。t2为mcu何存储模块保存数据的时间。具体的power_hv、电容组电容值依据保存时间需求来定。
68.以上实施例仅用于说明本发明的设计思想和特点，其目的在于使本领域内的技术人员能够了解本发明的内容并据以实施，本发明的保护范围不限于上述实施例。所以，凡依据本发明所揭示的原理、设计思路所作的等同变化或修饰，均在本发明的保护范围之内。