技术特征：
1.一种仿真系统，包括：主机；与所述主机通信连接的多个硬件仿真器，所述多个硬件仿真器包括第一硬件仿真器和第二硬件仿真器；以及分别与所述主机和所述多个硬件仿真器通信连接的存储系统，其中，所述第一硬件仿真器被配置为：从主机获取设计的第一模块，对所述第一模块进行硬件仿真，以得到第一仿真数据，将所述第一仿真数据传输到所述存储系统；所述第二硬件仿真器被配置为：从主机获取设计的第二模块，对所述第二模块进行硬件仿真，以得到第二仿真数据，将所述第二仿真数据传输到所述存储系统；所述存储系统被配置为：接收所述第一仿真数据和所述第二仿真数据，以及将所述第一仿真数据和所述第二仿真数据存储到所述存储系统中的第一存储单元。2.根据权利要求1所述的仿真系统，其中，所述第一存储单元包括多个存储分区，所述多个存储分区包括第一存储分区和第二存储分区；所述存储系统进一步被配置为：将所述第一仿真数据存储到所述第一存储分区，将所述第二仿真数据存储到第二存储分区。3.根据权利要求1所述的仿真系统，其中，所述第一硬件仿真器包括第二存储单元；所述第一硬件仿真器进一步被配置为：响应于所述第二存储单元的数据存储量达到预定条件，将所述第一仿真数据传输到所述存储系统。4.根据权利要求1
‑
3任一项所述的仿真系统，其中，所述第一硬件仿真器进一步被配置为：获取主机传输的数据读取指令，所述数据读取指令用于读取所述第一硬件仿真器的仿真数据；响应于所述数据读取指令，向所述存储系统传输命令；所述存储系统进一步被配置为：响应于所述命令，至少将所述第一存储单元中存储的第一仿真数据传输给所述主机。5.根据权利要求4所述的仿真系统，其中，所述第一硬件仿真器仿真所述第一模块还得到第三仿真数据，所述第三仿真数据存储于所述第一硬件仿真器中的第二存储单元，所述第二存储单元还存储所述第一模块。6.根据权利要求5所述的仿真系统，其中，所述第一硬件仿真器进一步被配置为：响应于所述数据读取指令，将所述第二存储单元存储的第三仿真数据传输给所述存储系统；所述存储系统进一步被配置为：响应于所述命令，整合所述第一仿真数据与所述第三仿真数据，将整合后的仿真数据传输给所述主机。7.根据权利要求5所述的仿真系统，其中，所述第一硬件仿真器进一步被配置为：响应于所述数据读取指令，将所述第二存储单元存储的第三仿真数据传输给所述主机；所述主机被配置为：接收所述存储系统传输的所述第一仿真数据，以及所述第一硬件仿真器传输的第三仿真数据，整合所述第一仿真数据与所述第三仿真数据。8.根据权利要求1所述仿真系统，其中，所述硬件仿真器包括fpga，所述存储系统包括fpga和pci
‑
e接口；所述硬件仿真器与所述存储系统通过fpga间通信，进行数据传输；所述存储系统与所述主机通过pci
‑
e接口进行数据传输。9.一种存储仿真数据的方法，包括：从主机下载设计的第一模块；
对所述第一模块进行硬件仿真，以得到第一硬件仿真器的第一仿真数据；将所述第一仿真数据传输到与多个硬件仿真器通信连接的存储系统，以使得所述第一仿真数据存储到所述存储系统中的第一存储单元，所述多个硬件仿真器包括所述第一硬件仿真器。10.一种读取仿真数据的方法，包括：获取主机传输的数据读取指令，所述数据读取指令用于读取第一硬件仿真器的仿真数据，所述仿真数据包括第一仿真数据，所述第一仿真数据存储于存储系统的第一存储单元中，所述存储系统与多个硬件仿真器通信连接，且所述多个硬件仿真器包括所述第一硬件仿真器；以及响应于所述数据读取指令，向所述存储系统传输命令，所述命令至少指示所述存储系统将所述第一存储单元中的第一仿真数据传输给所述主机。
技术总结
本公开实施例提供一种仿真系统以及存储、读取仿真数据的方法，其中仿真系统包括：主机；与主机通信连接的多个硬件仿真器，多个硬件仿真器包括第一硬件仿真器和第二硬件仿真器；分别与主机和该多个硬件仿真器通信连接的存储系统；第一硬件仿真器被配置为：从主机获取设计的第一模块，对第一模块进行硬件仿真，得到第一仿真数据，将第一仿真数据传输到存储系统；第二硬件仿真器被配置为：从主机获取设计的第二模块，对第二模块进行硬件仿真，得到第二仿真数据，将第二仿真数据传输到存储系统；存储系统被配置为：接收第一仿真数据和第二仿真数据，并存储到存储系统的第一存储单元。本公开实施例能够完全存储仿真数据，使得硬件仿真过程连续进行。真过程连续进行。真过程连续进行。
技术研发人员：张玉田
受保护的技术使用者：芯华章科技股份有限公司
技术研发日：2021.06.28
技术公布日：2021/9/9