一种基于忆阻器的全硬件神经网络实现图像识别方法及装置

1.本发明涉及芯片应用领域，具体的是一种基于忆阻器的全硬件神经网络实现图像识别方法及装置。


背景技术：

2.忆阻器，全称记忆电阻器(memristor)。它是表示磁通与电荷关系的电路器件。忆阻具有电阻的量纲，但和电阻不同的是，忆阻的阻值是由流经它的电荷确定。因此，通过测定忆阻的阻值，便可知道流经它的电荷量，从而有记忆电荷的作用。并且，基于忆阻的随机存储器的集成度，功耗，读写速度都要比传统的随机存储器优越。
3.现有忆阻器神经网络大部分通过外接主机训练神经网络权重，权重学习过程并未摆脱冯诺依曼存储墙的限制，因此，提出一种基于忆阻器的全硬件神经网络实现图像识别方法及装置，使用忆阻器做为权重，实现存内运算，摆脱了冯诺依曼的存储墙限制。


技术实现要素：

4.为解决上述背景技术中提到的不足，本发明的目的在于提供一种基于忆阻器的全硬件神经网络实现图像识别方法及装置。
5.本发明的目的可以通过以下技术方案实现：
6.一种基于忆阻器的全硬件神经网络实现图像识别方法,其特征在于，所述方法包括如下步骤：
7.步骤1：写入时将图片上的像素点归一化后等值的电压加在神经网络的输入端口，并将目标值设定为10；
8.步骤2：网络根据输入自适应调节后，即输出信号达到目标值10v，即训练完毕；
9.步骤3：读取时，将步骤一中图片上的像素点归一化后等值的电压加在神经网络的输入端口，观察输出端口电压，离10v最近的输出端口，即所在第几组即是训练时的第几张图片。
10.进一步的，其特征在于，所述步骤1包括如下步骤：
11.步骤1-1：将图片像素点归一化，即灰色像素点0-255归一化至(0.1，1)，将对应值的电压按顺序加在神经网络的输入端口；
12.步骤1-2：选取一张图像写入第一列权重，其他列不设定目标值，同理依次选择图像写入其他列。
13.进一步的，所述步骤2包括如下步骤：
14.步骤2-1：将写信号输入为1，即write＝1，当输出信号大于目标值时即e1＝1， e2＝0，此时忆阻器阻值在-10x的作用下，阻值上升，输出信号下降，直至输出信号等于目标值，即e1＝0，e2＝0，忆阻器阻值不变写入完成；当输出信号小于目标值时即e1＝0，e2＝1，此时忆阻器阻值在10x的作用下，阻值下降，输出信号上升，直至输出信号等于目标值，即e1＝0，e2＝0，忆阻器阻值不变写入完成；
15.步骤2-2：写入完成后，将写信号输入为0，即write＝0，等待写入其他列权重，或者等待读取。
16.进一步的，所述步骤3包括如下步骤：
17.步骤3-1：读取时，随机抽取步骤1中图片一张，将其像素点归一化后等值的电压加在神经网络的输入端口，观察输出端口电压；
18.步骤3-2：对比各列输出信号，输出电压离10v最近的列为第几列，即可判断输入图片为第几图片；若写入时，将数字1的图片用来写入第一列权重，读取时第一列输出离10v最近即可判断输入的数字为1。
19.一种基于忆阻器的全硬件神经网络实现图像识别装置，所述装置包括：输入模块一、输入模块二和权重模块，所述输入权重模块包括忆阻器和两个反向放大电路，且忆阻器与两个反向放大电路依次电性连接，所述输入模块二输出端连接有减法器。
20.进一步的，所述所述装置输入端为x，输出端为r，控制信号为e1、e2和w。
21.进一步的，所述权重模块包括两个运算放大器lm324。
22.进一步的，所述输入模块一和输入模块二都包括adg408芯片，且控制信号 e1、e2和w分别与两个adg408芯片的a0、a1和a2三个端口连接。
23.进一步的，所述输入端x分别经过10x、-10x和不变与adg408连通。
24.本发明的有益效果：
25.1、本发明使用忆阻器做为权重，实现存内运算，摆脱了冯诺依曼的存储墙限制。
26.2、本发明将忆阻器和两个模拟8选1选择器结合，实现无主机学习，且读写方便。
附图说明
27.下面结合附图对本发明作进一步的说明。
28.图1是本发明整体设计示意图；
29.图2是本发明输入模块一电路示意图；
30.图3是本发明权重模块电路示意图；
31.图4是本发明输入模块二电路示意图；
32.图5是本发明整体电路示意图；
33.图6是本发明示例图片示意图；
34.图7是本发明电路测试示意图；
35.图8是本发明输入信号示意图；
36.图9是本发明测试结果示意图；
具体实施方式
37.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
38.在本发明的描述中，需要理解的是，术语“开孔”、“上”、“下”、“厚度”、“顶”、“中”、“长度”、“内”、“四周”等指示方位或位置关系，仅是为了便于描述本发明和简化描述，而不
是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本发明的限制。
39.如图1-图5所示，一种基于忆阻器的全硬件神经网络实现图像识别装置，所述装置包括：输入模块一、输入模块二和权重模块，所述输入权重模块包括忆阻器和两个反向放大电路，且忆阻器与两个反向放大电路依次电性连接，所述输入模块二输出端连接有减法器。
40.所述装置输入端为x，输出端为r，控制信号为e1、e2和w。
41.所述权重模块包括两个运算放大器lm324。
42.所述输入模块一和输入模块二都包括adg408芯片，且控制信号e1、e2和w 分别与两个adg408芯片的a0、a1和a2三个端口连接。
43.所述输入端x分别经过10x、-10x和不变与adg408连通。
44.所述忆阻器模型如下：
[0045][0046][0047]
其中w(t)为状态变量，io,ioff,ion为常数，uv为平均离子迁移率，vt+ 和vt-分别为正阈值电压和负阈值电压，vt+＝1v，vt-＝-1v，p是正整数。
[0048]
一种基于忆阻器的全硬件神经网络实现图像识别方法,其特征在于，所述方法包括如下步骤：
[0049]
步骤1：写入时将图片上的像素点归一化后等值的电压加在神经网络的输入端口，并将目标值设定为10；
[0050]
步骤2：网络根据输入自适应调节后，即输出信号达到目标值10v，即训练完毕；
[0051]
步骤3：读取时，将步骤一中图片上的像素点归一化后等值的电压加在神经网络的输入端口，观察输出端口电压，离10v最近的输出端口，即所在第几组即是训练时的第几张图片。
[0052]
所述步骤1包括如下步骤：
[0053]
步骤1-1：将图片像素点归一化，即灰色像素点0-255归一化至(0.1，1)，将对应值的电压按顺序加在神经网络的输入端口；
[0054]
步骤1-2：选取一张图像写入第一列权重，其他列不设定目标值，同理依次选择图像写入其他列。
[0055]
所述步骤2包括如下步骤：
[0056]
步骤2-1：将写信号输入为1，即write＝1，当输出信号大于目标值时即e1＝1， e2＝0，此时忆阻器阻值在-10x的作用下，阻值上升，输出信号下降，直至输出信号等于目标值，即e1＝0，e2＝0，忆阻器阻值不变写入完成；当输出信号小于目标值时即e1＝0，e2＝1，此时忆阻器阻值在10x的作用下，阻值下降，输出信号上升，直至输出信号等于目标值，即e1＝0，e2＝0，忆阻器阻值不变写入完成；
[0057]
步骤2-2：写入完成后，将写信号输入为0，即write＝0，等待写入其他列权重，或者等待读取。
[0058]
所述步骤3包括如下步骤：
[0059]
步骤3-1：读取时，随机抽取步骤1中图片一张，将其像素点归一化后等值的电压加在神经网络的输入端口，观察输出端口电压；
[0060]
步骤3-2：对比各列输出信号，输出电压离10v最近的列为第几列，即可判断输入图片为第几图片；若写入时，将数字1的图片用来写入第一列权重，读取时第一列输出离10v最近即可判断输入的数字为1。
[0061]
示例：
[0062]
如图6所示，识别这三个图片，一个图片15个输入即对应15个忆阻器，使用3组45个忆阻器。
[0063]
按照时序依次训练。让每个训练组的目标值都为10。
[0064]
假如，第一组训练图像1，第二组训练图像2，第三组训练图像3，由于输入不一样，每组的忆阻器的权重也不一样。
[0065]
测试图片时，输出离10v最近的组便可以确定具体数字。
[0066]
若测试时第一组输出离10v最近则可判断输入的图像为1，其他组同理。
[0067]
电路测试：
[0068]
如图7-图9所示，上面为像素点的输入信号，设计将白点的电压设置为0.1v，黑点电压设置为0.9v。面对不同灰度图像，也可以处理。
[0069]
数据50秒为训练阶段(写)，后100-120秒为测试阶段(读)。
[0070]
e3为第一组的输出，e20为第二组的输出，e68为第三组的输出。
[0071]
使用图像1测试的结果，第一组输出离10v最近。根据结果即可判断输入图像为图像1。同理可根据结果判断输入。
[0072]
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
[0073]
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。