用于零知识证明的证明方法、系统、电子设备和存储介质与流程

1.本发明涉及零知识证明的技术领域，尤其是涉及一种用于零知识证明的证明方法、系统、电子设备和计算机可读存储介质。


背景技术：

2.零知识证明是指证明者能够在不透露任何有用信息的前提下，使验证者相信某个论断是正确的。零知识证明方法广泛应用于区块链、多方安全计算（mpc）、隐私计算等场景中。
3.现有的零知识证明方法有多种多样，包括交互式证明方法和非交互式证明（non
‑
interactive linear proofs，简称为nilp）方法，其中非交互式证明方法不需要借助证明者和验证者之间的交互来产生证明，相对于交互式证明方法具有显著的优点。在非交互式证明方法中，零知识简洁非交互式知识证明（zero knowledge succinct non
‑
interactive argument of knowledge，简称为zk
‑
snark）是当前常用的一类非交互式零知识证明方法，比较具有代表性的证明方法例如groth16证明算法。
4.groth16证明系统使用二次算术运算（quadratic arithmetic program，简称为qap）表示一阶约束系统（rank
‑
1 constraint system，简称为r1cs）实例的可满足性。完整的groth16证明系统包括三个过程，分别为设置过程、证明过程和验证过程。其中，对于每个qap实例，设置过程仅运行一次，设置过程将创建证明密钥和验证密钥，证明密钥和验证密钥对证明者和验证者均公开；验证过程则使用验证密钥检查一个证明，以决定是接受还是拒绝该证明。证明过程则需要根据证明密钥生成一个证明，该过程主要包括两个计算部分，分别为fft计算和multiexp计算，涉及大量的计算，耗时比较长。
5.目前，groth16证明方法已在开源项目bellperson实现，该开源项目中证明过程主要使用gpu进行计算。采用该开源项目提供的实现方案，即使配备amd的7542型号64核cpu和nvidia的2080ti系列gpu的计算机系统，仍然需要花费几十分钟的时间才能完成具有亿级数量的电路约束的零知识证明。


技术实现要素：

6.为了加快零知识证明的生成，本技术实施例提供了一种用于零知识证明的证明方法、系统、电子设备和计算机可读存储介质。
7.第一方面，本技术实施例提供了一种用于零知识证明的证明方法，包括：获取证明参数和待证明数据，对所述证明参数和所述待证明数据进行电路合成处理，得到r1cs数据，其中，用于电路合成处理的电路包括至少一个子电路，所述r1cs数据包括至少一个r1cs子数据，每个所述子电路用于构造一个所述r1cs子数据；当存在尚未被fft计算处理的所述r1cs子数据时，基于所述r1cs子数据，使用gpu进行fft计算处理，得到所述r1cs子数据对应的多项式数据；当存在尚未被fft计算处理的所述r1cs子数据时，基于所述r1cs子数据及所述
r1cs子数据对应的多项式数据，使用cpu进行multiexp计算处理，得到所述r1cs子数据对应的证明分量；当所有的r1cs子数据均已被fft计算处理时，基于所述r1cs子数据及所述r1cs子数据对应的多项式数据，使用所述cpu和所述gpu并行进行multiexp计算处理，得到所述r1cs子数据对应的证明分量；基于所述r1cs数据中所有的r1cs子数据对应的证明分量，生成证明。
8.通过上述方式，保证了cpu和gpu的计算资源得到最大化的利用，加快零知识证明的生成。
9.在其中的一些实施例中，所述cpu为多核多线程cpu，所述cpu使用至少一个线程进行multiexp计算处理，其中，每个线程包括多个协程，所述多个协程用于并发处理一个所述r1cs子数据对应的证明分量。
10.通过上述方式，多协程并发处理一个r1cs子数据，能够保障各个r1cs子数据能够按照一定的顺序有序地被计算，有利于加快cpu的资源调度和回收。
11.在其中的一些实施例中，所述cpu为多核多线程cpu，所述cpu使用多个线程进行multiexp计算处理，其中，所述多个线程用于并行处理一个所述r1cs子数据对应的证明分量。
12.通过上述方式，对不同的证明分量对应的multiexp计算过程进行资源隔离，可以加快整个证明过程的速度。
13.在其中的一些实施例中，基于所述r1cs子数据，使用gpu进行fft计算处理，得到所述r1cs子数据对应的多项式数据包括：使用gpu对所述至少一个r1cs子数据依次进行fft计算处理，得到与各所述r1cs子数据对应的多项式数据。
14.通过上述方式，可以减少资源竞争和冲突，加快gpu的资源回收的效率。
15.在其中的一些实施例中，基于所述r1cs子数据及所述r1cs子数据对应的多项式数据，使用cpu进行multiexp计算处理，得到所述r1cs子数据对应的证明分量包括：基于所述r1cs子数据，使用cpu进行multiexp计算处理，得到所述r1cs子数据对应的证明分量的第一分量数据，其中，所述第一分量数据与所述r1cs子数据对应的多项式数据无关；基于所述r1cs子数据及所述r1cs子数据对应的多项式数据，使用cpu进行multiexp计算处理，得到所述r1cs子数据对应的证明分量的第二分量数据，其中，所述第二分量数据所述r1cs子数据对应的多项式数据相关；基于所述第一分量数据和所述第二分量数据，获取所述r1cs子数据对应的证明分量。
16.通过上述方式，将multiexp计算处理的过程可以进一步分成与多项式数据无关的第一分量数据的计算过程，以及与多项式数据相关的第二分量数据的计算过程，其中，与多项式数据无关的第一分量数据可以在进行fft计算时并行计算，从而进一步提高各个证明分量的计算速度。
17.第二方面，本技术实施例提供了一种用于零知识证明的证明系统，包括：输入装置、电路、gpu和cpu，所述输入装置与所述电路连接，所述电路与所述cpu连接，所述cpu与所
述gpu连接，其中，所述输入装置，用于获取证明参数和待证明数据；所述电路包括至少一个子电路，所述电路用于对所述证明参数和所述待证明数据进行电路合成处理，得到r1cs数据，其中，所述r1cs数据包括至少一个r1cs子数据，每个所述子电路用于构造一个所述r1cs子数据；所述gpu用于当存在尚未被当存在尚未被fft计算处理的所述r1cs子数据时，基于所述r1cs子数据进行fft计算处理，得到所述r1cs子数据对应的多项式数据；以及所述gpu用于当所有的r1cs子数据均已被fft计算处理时，基于所述r1cs子数据及所述r1cs子数据对应的多项式数据，与所述cpu并行进行multiexp计算处理，得到所述r1cs子数据对应的证明分量；所述cpu用于当存在尚未被fft计算处理的所述r1cs子数据时，基于所述r1cs子数据及所述r1cs子数据对应的多项式数据进行multiexp计算处理，得到所述r1cs子数据对应的证明分量；以及所述cpu用于当所有的r1cs子数据均已被fft计算处理时，基于所述r1cs子数据及所述r1cs子数据对应的多项式数据，与所述gpu并行进行multiexp计算处理，得到所述r1cs子数据对应的证明分量；所述cpu，还用于基于所述r1cs数据中所有的r1cs子数据对应的证明分量，生成证明。
18.在其中的一些实施例中，所述cpu为多核多线程cpu，所述cpu使用至少一个线程进行multiexp计算处理，其中，每个线程包括多个协程，所述多个协程用于并发处理一个所述r1cs子数据对应的证明分量。
19.在其中的一些实施例中，所述cpu为多核多线程cpu，所述cpu使用多个线程进行multiexp计算处理，其中，所述多个线程用于并行处理一个所述r1cs子数据对应的证明分量。
20.第三方面，本技术实施例提供了一种电子设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如第一方面所述的用于零知识证明的证明方法的步骤。
21.第四方面，本技术实施例提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面所述的用于零知识证明的证明方法的步骤。
22.综上所述，通过本技术实施例提供的用于零知识证明的证明方法、系统、电子设备和计算机可读存储介质，当存在尚未被fft计算处理的r1cs子数据时，基于r1cs子数据，使用gpu进行fft计算处理，得到r1cs子数据对应的多项式数据；以及基于r1cs子数据及r1cs子数据对应的多项式数据，使用cpu进行multiexp计算处理，得到r1cs子数据对应的证明分量。当所有的r1cs子数据均已被fft计算处理时，基于r1cs子数据及r1cs子数据对应的多项式数据，使用cpu和gpu并行进行multiexp计算处理，得到r1cs子数据对应的证明分量；最后基于r1cs数据中所有的r1cs子数据对应的证明分量，生成证明。本技术实施例相较于相关技术中证明过程主要在gpu中计算的方式而言，至少能够加快零知识证明的生成。
附图说明
23.图1是本技术实施例提供的用于零知识证明的证明方法的流程图。
24.图2是相关技术提供的零知识证明的证明方法的示意图。
25.图3是本技术实施例提供的零知识证明的证明方法的示意图。
26.图4是本技术实施例提供的用于零知识证明的证明系统的结构框图。
27.图5是本技术实施例提供的电子设备的示意图。
具体实施方式
28.为更清楚地理解本技术的目的、技术方案和优点，下面结合附图和实施例，对本技术进行了描述和说明。
29.除另作定义外，本技术所涉及的技术术语或者科学术语应具有本技术所属技术领域具备一般技能的人所理解的一般含义。在本技术中的“一”、“一个”、“一种”、“该”、“这些”等类似的词并不表示数量上的限制，它们可以是单数或者复数。在本技术中所涉及的术语“包括”、“包含”、“具有”及其任何变体，其目的是涵盖不排他的包含；例如，包含一系列步骤或模块（单元）的过程、方法和系统、产品或设备并未限定于列出的步骤或模块（单元），而可包括未列出的步骤或模块（单元），或者可包括这些过程、方法、产品或设备固有的其他步骤或模块（单元）。在本技术中所涉及的“连接”、“相连”、“耦接”等类似的词语并不限定于物理的或机械连接，而可以包括电气连接，无论是直接连接还是间接连接。在本技术中所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“a和/或b”可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。通常情况下，字符“/”表示前后关联的对象是一种“或”的关系。在本技术中所涉及的术语“第一”、“第二”、“第三”等，只是对相似对象进行区分，并不代表针对对象的特定排序。
30.groth16证明系统包括三个过程，分别为设置过程、证明过程和验证过程。本技术实施例提供了一种用于零知识证明的证明方法，目的是优化groth16的证明过程，以加快零知识证明的产生。
31.一个qap实例可以用如下关系式表示：
ꢀꢀꢀꢀ
（公式1）。
32.其中，表示一个有限域，表示输入的公开信息中中的元素的个数，，，代表多项式，个数分别为m个，表示特定根组成的一个多项式。
33.用qap问题表示，上述关系式定义了公开信息和隐私信息满足表达式：。
34.从上述表达式可以看出，已知，，，和的情况下，可以计算出。
35.其中，＝1，的阶数比的阶数小2。
36.groth16算法的证明过程的计算可以分为fft计算部分和multiexp计算两个部分。
37.其中，fft计算的目的是将电路合成产生的r1cs数据转换成qap问题的描述。对于一个qap实例，根据公式（1），在选定域s上，已知，，的值的情况下，可以通
过反傅立叶变换（ifft）获得，，多项式，而在另外一个域t上，已知，，多项式的情况下，可以由傅立叶变换（fft）获得，，的值。在域t上，的值则可以通过如下的公式计算：
ꢀꢀꢀꢀꢀ
公式（2）。
38.在已知域t以及相应的的值的情况下，可以通过反傅立叶变换计算出多项式。也就是说，计算多项式需要4次反傅立叶变换（ifft）和3次傅立叶变换（fft）。在本技术实施例中，将上述的ifft和fft计算的整个过程称为fft计算。
39.multiexp计算的目的则是基于qap问题的描述生成证明。在multiexp计算中，证明者选择两个随机数r、s，并计算证明。
40.其中，
ꢀꢀꢀꢀꢀ
公式（3）；
ꢀꢀꢀꢀꢀ
公式（4）；
ꢀꢀꢀꢀꢀ
公式（5）。
41.其中，，，为随机数，和指的是由不同生成元（生成元是在设置过程中选择的）生成的椭圆曲线上的点。由公式（5）可知，上述的证明中，仅证明与有关。
42.图1是本技术实施例提供的用于零知识证明的证明方法的流程图，如图1所示，该流程包括如下步骤：步骤s101，cpu获取证明参数和待证明数据，cpu将证明参数和待证明数据传输给电路，以通过电路对证明参数和待证明数据进行电路合成处理，得到r1cs数据，其中，用于电路合成处理的电路包括至少一个子电路，r1cs数据包括至少一个r1cs子数据，每个子电路用于构造一个r1cs子数据。
43.其中，证明参数在设置过程中生成，可以是事先通过多方安全计算（mpc）生成的公共参考串（common reference string，简称为crs）数据。证明参数经过r1cs电路进行合成（synthesize），r1cs电路为事先构造的电路。本实施例中用于电路合成处理的电路包括至少一个子电路，每个子电路用于构造一个r1cs子数据。在本实施例中，通过将电路拆分为至少一个子电路，进而可以由每个子电路构造的r1cs子数据分别生成证明分量，可以使得每个生成证明分量的计算过程占用较小的资源，便于对生成证明分量的过程进行并行化处理，从而缩短生成证明的整体时长。
44.步骤s102，cpu判断内存中是否存在尚未被fft计算处理的r1cs子数据，若存在，则将其中的至少一个r1cs子数据拷贝给gpu，以使得gpu根据r1cs子数据进行fft计算处理，得到r1cs子数据对应的多项式数据。
45.由于fft计算中涉及到大量并行的计算，采用gpu进行fft计算处理，可以显著缩短fft计算处理的耗时。
46.步骤s103，同时，当cpu判断内存中还存在尚未被fft计算处理的r1cs子数据时，cpu还基于r1cs子数据及r1cs子数据对应的多项式数据，进行multiexp计算处理，得到r1cs子数据对应的证明分量。
47.步骤s104，当cpu判断内存中不存在尚未被fft计算处理的r1cs子数据，即所有的r1cs子数据均已被fft计算处理时，cpu将拷贝至少一个r1cs子数据及其对应的多项式数据给gpu，以使得gpu基于r1cs子数据及其对应的多项式数据进行multiexp计算处理。同时，cpu也基于剩余的r1cs子数据及其对应的多项式数据进行multiexp计算处理。通过使用cpu和gpu并行进行multiexp计算处理，得到所有r1cs子数据对应的证明分量。
48.步骤s105，当得到所有的r1cs子数据对应的证明分量后，基于这些证明分量生成证明。其中，最终生成的证明可以为这些证明分量的集合，也可以是由这些证明分量运算而得到的一个证明结果。
49.通过上述的步骤，将电路拆分成至少一个子电路，从而将一个证明的生成过程变为生成多个证明分量的过程以实现多个证明分量的计算。在进行证明分量的生成过程中，优先使用gpu进行fft计算，并且在gpu进行fft计算同时使用cpu进行multiexp计算。由于multiexp计算耗时通常大于fft计算的耗时，当所有fft计算已经完成而multiexp计算尚未完成时，cpu又将multiexp计算的一部分任务分配给gpu，以实现cpu和gpu并行地进行剩余的multiexp计算。通过上述的步骤，保证了cpu和gpu的计算资源得到最大化的利用，加快零知识证明的生成。
50.图2是相关技术提供的零知识证明的证明方法的示意图，如图2所示的相关技术中，证明参数和待证明数据经电路合成处理后，首先由gpu进行fft计算，此时cpu空闲；当gpu的fft计算结束后，再由cpu和gpu进行multiexp计算。采用该证明方法，在配置有8张nvidia的2080ti系列gpu的计算机设备中，执行一个具有亿级数量的电路约束的零知识证明任务，需要大约40分钟时间。
51.图3是本技术实施例提供的零知识证明的证明方法的示意图，如图3所示，在本技术实施例中，证明参数和待证明数据经电路合成处理后，由gpu进行fft计算，在第一个r1cs子数据对应的多项式数据尚未计算得到时，cpu可以空闲，也可以同时进行部分multiexp计算，例如进行与无关的部分multiexp计算。当得到至少一个r1cs子数据对应的多项式数据之后，cpu将根据该多项式数据以及对应的r1cs数据进行全部的或者剩余部分的multiexp计算。由于multiexp计算的耗时通常比fft计算的耗时长，意味着当整个证明任务的fft计算完成之后，尚有未完成的multiexp计算，此时cpu和gpu将共同承担这些未完成的multiexp计算，直至计算得到所有的证明分量之后，获得证明。采用该证明方法，在同样配置有8张nvidia的2080ti系列gpu的计算机设备中，执行一个具有亿级数量的电路约束的零知识证明任务，仅需要大约25分钟时间。
52.如前，由公式（3）、公式（4）和公式（5）可知，证明中，仅证明与有关。这就意味着，multiexp计算处理的过程可以进一步分成与多项式数据无关的第一分量数据的计算过程，以及与多项式数据相关的第二分量数据的计算过程。因此，步骤s103可以包括如下步骤：步骤s103
‑
1，cpu基于r1cs子数据进行multiexp计算处理，得到r1cs子数据对应的证明分量的第一分量数据，其中，第一分量数据与r1cs子数据对应的多项式数据无关。
53.步骤s103
‑
2，cpu基于r1cs子数据及r1cs子数据对应的多项式数据，进行multiexp计算处理，得到r1cs子数据对应的证明分量的第二分量数据，其中，第二分量数据r1cs子数据对应的多项式数据相关。
54.步骤s103
‑
3，cpu基于第一分量数据和第二分量数据，获取r1cs子数据对应的证明分量。
55.具体而言，第一分量数据包括：、和；第二分量数据包括：。显然，第一分量数据包括多个相互独立的部分，这些相互独立的部分也可以并行计算。
56.在其中的一些实施例中，上述的cpu为多核多线程cpu，cpu使用至少一个线程进行multiexp计算处理，其中，每个线程包括多个协程，多个协程用于并发处理一个r1cs子数据对应的证明分量。其中，在每个线程中进行multiexp计算时，该线程中的多个协程并发进行上述的第一分量数据和/或第二分量数据的计算。通过多协程并发处理一个r1cs子数据，能够保障各个r1cs子数据能够按照一定的顺序有序地被计算，有利于加快cpu的资源调度和回收。
57.在本技术实施例中，一个证明过程被分成了多个证明分量的计算过程，这些证明分量的计算过程可以看成是多个子任务的并行处理。多个子任务的并行处理，导致大量的资源竞争和冲突，进而导致整个证明过程因资源竞争和冲突而增加了耗时。因此，可以通过对各个证明分量的计算过程进行资源隔离，从而缓解资源竞争和冲突。在本实施例中，通过对不同的证明分量对应的multiexp计算过程进行资源隔离以加快整个证明过程的速度，隔离的方式是每个multiexp计算采用独立的线程。即本实施例中采用多核多线程cpu，该cpu使用多个线程进行multiexp计算处理，其中，多个线程用于并行处理一个r1cs子数据对应的证明分量。
58.同样为了减少资源竞争和冲突，加快资源回收的效率，在一些实施例中对至少一个r1cs子数据进行fft计算时，使用gpu对至少一个r1cs子数据依次进行fft计算处理，得到与各r1cs子数据对应的多项式数据。
59.应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
60.本技术实施例还提供了一种用于零知识证明的证明系统，该系统可用于实现上述的用于零知识证明的证明方法，在上述方法实施例中已经进行过的描述，可以结合在本实施例中对证明系统的工作过程进行描述和说明，在此将不再赘述。
61.参照图4，该证明系统包括：输入装置41、电路42、gpu 44和cpu 43，其中，输入装置与电路连接，电路与cpu连接，cpu与gpu连接。
62.输入装置41，用于获取证明参数和待证明数据；电路42包括至少一个子电路，电路42用于对证明参数和待证明数据进行电路合成处理，得到r1cs数据，其中，r1cs数据包括至少一个r1cs子数据，每个子电路用于构造一个r1cs子数据；gpu 44用于当存在尚未被当存在尚未被fft计算处理的r1cs子数据时，基于r1cs子数据进行fft计算处理，得到r1cs子数据对应的多项式数据；以及gpu 44用于当所有的r1cs子数据均已被fft计算处理时，基于r1cs子数据及r1cs子数据对应的多项式数据，与cpu 43并行进行multiexp计算处理，得到r1cs子数据对应的证明分量；
cpu 43用于当存在尚未被fft计算处理的r1cs子数据时，基于r1cs子数据及r1cs子数据对应的多项式数据进行multiexp计算处理，得到r1cs子数据对应的证明分量；以及cpu 43用于当所有的r1cs子数据均已被fft计算处理时，基于r1cs子数据及r1cs子数据对应的多项式数据，与gpu 44并行进行multiexp计算处理，得到r1cs子数据对应的证明分量；cpu 43，还用于基于r1cs数据中所有的r1cs子数据对应的证明分量，生成证明。
63.在其中的一些实施例中，cpu 43为多核多线程cpu，cpu 43使用至少一个线程进行multiexp计算处理，其中，每个线程包括多个协程，多个协程用于并发处理一个r1cs子数据对应的证明分量。
64.在其中的一些实施例中，cpu 43为多核多线程cpu，cpu 43使用多个线程进行multiexp计算处理，其中，多个线程用于并行处理一个r1cs子数据对应的证明分量。
65.本技术实施例还提供了一种电子设备，该电子设备可以是服务器，其内部结构图可以如图5所示。该电子设备包括通过系统总线54连接的处理器51、存储器52和网络接口53。其中，该电子设备的处理器51用于提供计算和控制能力。该电子设备的存储器52包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该电子设备的网络接口53用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现如下步骤：s1，获取证明参数和待证明数据，对证明参数和待证明数据进行电路合成处理，得到r1cs数据，其中，用于电路合成处理的电路包括至少一个子电路，r1cs数据包括至少一个r1cs子数据，每个子电路用于构造一个r1cs子数据；s2，当存在尚未被fft计算处理的r1cs子数据时，基于r1cs子数据，使用gpu进行fft计算处理，得到r1cs子数据对应的多项式数据；s3，当存在尚未被fft计算处理的r1cs子数据时，基于r1cs子数据及r1cs子数据对应的多项式数据，使用cpu进行multiexp计算处理，得到r1cs子数据对应的证明分量；s4，当所有的r1cs子数据均已被fft计算处理时，基于r1cs子数据及r1cs子数据对应的多项式数据，使用cpu和gpu并行进行multiexp计算处理，得到r1cs子数据对应的证明分量；s5，基于r1cs数据中所有的r1cs子数据对应的证明分量，生成证明。
66.该计算机程序被处理器执行时能实现上述方法实施例中任一种用于零知识证明的证明方法。
67.本技术实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：s1，获取证明参数和待证明数据，对证明参数和待证明数据进行电路合成处理，得到r1cs数据，其中，用于电路合成处理的电路包括至少一个子电路，r1cs数据包括至少一个r1cs子数据，每个子电路用于构造一个r1cs子数据；s2，当存在尚未被fft计算处理的r1cs子数据时，基于r1cs子数据，使用gpu进行fft计算处理，得到r1cs子数据对应的多项式数据；s3，当存在尚未被fft计算处理的r1cs子数据时，基于r1cs子数据及r1cs子数据对应的多项式数据，使用cpu进行multiexp计算处理，得到r1cs子数据对应的证明分量；
s4，当所有的r1cs子数据均已被fft计算处理时，基于r1cs子数据及r1cs子数据对应的多项式数据，使用cpu和gpu并行进行multiexp计算处理，得到r1cs子数据对应的证明分量；s5，基于r1cs数据中所有的r1cs子数据对应的证明分量，生成证明。
68.该计算机程序被处理器执行时能实现上述方法实施例中任一种用于零知识证明的证明方法。
69.本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本发明所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器（rom）、可编程rom（prom）、电可编程rom（eprom）、电可擦除可编程rom（eeprom）或闪存。易失性存储器可包括随机存取存储器（ram）或者外部高速缓冲存储器。作为说明而非局限，ram以多种形式可得，诸如静态ram（sram）、动态ram（dram）、同步dram（sdram）、双数据率sdram（ddrsdram）、增强型sdram（esdram）、同步链路（synchlink） dram（sldram）、存储器总线（rambus）直接ram（rdram）、直接存储器总线动态ram（drdram）、以及存储器总线动态ram（rdram）等。
70.应该明白的是，这里描述的具体实施例只是用来解释这个应用，而不是用来对它进行限定。根据本技术提供的实施例，本领域普通技术人员在不进行创造性劳动的情况下得到的所有其它实施例，均属本技术保护范围。
71.显然，附图只是本技术的一些例子或实施例，对本领域的普通技术人员来说，也可以根据这些附图将本技术适用于其他类似情况，但无需付出创造性劳动。另外，可以理解的是，尽管在此开发过程中所做的工作可能是复杂和漫长的，但是，对于本领域的普通技术人员来说，根据本技术披露的技术内容进行的某些设计、制造或生产等更改仅是常规的技术手段，不应被视为本技术公开的内容不足。
[0072]“实施例”一词在本技术中指的是结合实施例描述的具体特征、结构或特性可以包括在本技术的至少一个实施例中。该短语出现在说明书中的各个位置并不一定意味着相同的实施例，也不意味着与其它实施例相互排斥而具有独立性或可供选择。本领域的普通技术人员能够清楚或隐含地理解的是，本技术中描述的实施例在没有冲突的情况下，可以与其它实施例结合。
[0073]
以上实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对专利保护范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术的保护范围应以权利要求为准。