一种基于特征值化虚拟熔丝的安全切断方法及装置与流程

1.本发明涉及安全数字量输出型板卡，尤其是涉及一种基于特征值化虚拟熔丝的安全切断方法及装置。


背景技术：

2.目前在安全数字量输出型板卡上具有一种故障保持的设计，该设计的目的是为了防止有故障的板卡在未完全定位问题和解决问题的情况下又恢复工作。实现故障保持的方法，主要是通过软件输出熔断指令去熔断硬件熔丝来断开输出供电。这种方法虽然能达到很好的故障保持的效果，但是熔断硬熔丝的熔断指令有可能存在误触发，有可能并不是板卡自身故障产生导致的。而且熔断硬熔丝的方式对于现场维护也带来了不便(需常备熔丝和相应的检测设备)，这对于需要短期修复的场景并不友好。综上所述，该现有技术存在以下几个明显缺点：
3.1，需要设计硬件电路来实现硬件熔丝熔断功能。
4.2，对于熔丝的熔断能力需要设计专门检测电路。
5.3，需要备品备件以及检测设备，增加维护费用。
6.4，更换熔丝会增加维护时长。
7.5，误触会扩大非必要的检测范围。


技术实现要素：

8.本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种基于特征值化虚拟熔丝的安全切断方法及装置，不仅满足故障保持的要求，同时安全高效且设计极简化。
9.本发明的目的可以通过以下技术方案来实现：
10.根据本发明的第一方面，提供了一种基于特征值化虚拟熔丝的安全切断方法，该方法包括以下步骤：
11.步骤s1，双通道软件各自自检；
12.步骤s2，软件的自检结果特征值存储到软件专属的非易失性存储区；
13.步骤s3，双通道硬件各自自检；
14.步骤s4，硬件的自检结果特征值存储到硬件专属的非易失性存储区；
15.步骤s5，对所用到的非易失性存储区做读写能力自检；
16.步骤s6，非易失性存储区的自检结果特征值存储到内存区；
17.步骤s7，通过双通道间的数据通道交互所有软硬件自检结果特征值，并存储到对方的非易失性存储区；
18.步骤s8，通过融合算法将这些特征值组成具有唯一正确性的冗余码值；
19.步骤s9，在双通道的定时中断中，根据各自冗余码的每个bit位值分时设置gpio；
20.步骤s10，gpio定时输出送给移位寄存器的同时对通道触发本通道移位信号；
21.步骤s11，经移位寄存器串并转换后冗余码信息与数值比较器做比较，如果预设状
态与冗余码信息一致则输出，不一致则不输出。
22.作为优选的技术方案，所述的步骤s1，双通道软件各自自检具体为：每个通道根据原有的软件自检逻辑进行软件的在线自检，把自检结果反映到软件特征值上。
23.作为优选的技术方案，软件的自检故障信息以及运行过程中检测到的故障信息都反馈到软件可写入的软件专属的非易失性存储区。
24.作为优选的技术方案，所述的步骤s3，双通道硬件各自自检具体为：每个通道根据原有的硬件自检逻辑进行硬件的在线自检，把自检结果反映到硬件特征值上。
25.作为优选的技术方案，硬件的自检故障信息以及运行过程中检测到的故障信息都反馈到软件可写入的硬件专属的非易失性存储区。
26.作为优选的技术方案，所述的步骤s5，对所用到的非易失性存储区做读写能力自检具体为：
27.对所用到的非易失性存储区进行全0、全1和随机值的读写检测。
28.作为优选的技术方案，所述的读写检测包括特征值的暂存区和专属区，先检测暂存区，后检测专属区，特征值在对应区域自检时要进行转移操作，从而保证特征值在专属区自检前后保持不变。
29.作为优选的技术方案，该方法通过双cpu通道故障信息互校与存储。
30.作为优选的技术方案，该方法的软硬件故障能通过特征值编码的方式及时有效的切断输出。
31.根据本发明的第二方面，提供了一种基于特征值化虚拟熔丝的安全切断装置，该装置包括：
32.软件自检模块，用于双通道软件各自自检；
33.软件自检结果存储模块，用于将软件的自检结果特征值存储到软件专属的非易失性存储区；
34.硬件自检模块，用于双通道硬件各自自检；
35.硬件自检结果存储模块，用于将硬件的自检结果特征值存储到硬件专属的非易失性存储区；
36.读写能力自检模块，用于对所用到的非易失性存储区做读写能力自检；
37.存储自检结果存储模块，用于将非易失性存储区的自检结果特征值存储到内存区；
38.交互模块，用于通过双通道间的数据通道交互所有软硬件自检结果特征值，并存储到对方的非易失性存储区；
39.冗余码生成模块，用于通过融合算法将这些特征值组成具有唯一正确性的冗余码值；
40.gpio设置模块，用于在双通道的定时中断中，根据各自冗余码的每个bit位值分时设置gpio；
41.移位寄存器串行转并行模块，用于gpio定时输出送给移位寄存器的同时对通道触发本通道移位信号；
42.比较模块，用于经移位寄存器串并转换后冗余码信息与数值比较器做比较，如果预设状态与冗余码信息一致则输出，不一致则不输出。
43.根据本发明的第三方面，提供了一种电子设备，包括存储器和处理器，所述存储器上存储有计算机程序，所述处理器执行所述程序时实现所述的方法。
44.根据本发明的第四方面，提供了一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现所述的方法。
45.与现有技术相比，本发明具有以下优点：
46.1、本发明设计了一种基于特征值化虚拟熔丝的安全输出切断方法。
47.2、本发明硬件电路依赖性减弱，简单的移位寄存器和数值比较器即可实现。
48.3、本发明无需真实硬件熔丝，减少了维护成本。
49.4、本发明软硬件故障能通过特征值编码的方式及时有效的切断输出，达到反应故障安全的目的。
50.5、本发明软硬件切断处理可同时发生，不需要等软件给硬件的切断指令发出后再使软件进入不输出状态。
51.6、本发明故障保持不需要通过永久性物理切断来实现。
附图说明
52.图1为系统模块结构示意图；
53.图2为本发明方法的流程图；
54.图3为本发明装置的功能模块示意图。
具体实施方式
55.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。
56.如图2所示，本发明方法的具体实施步骤如下。
57.步骤1，每个通道根据原有的软件自检逻辑进行软件的在线自检，把自检结果反映到软件特征值上；
58.步骤2，软件的自检结果特征值存储到软件专属的非易失性存储区；
59.步骤3，每个通道根据原有的硬件自检逻辑进行硬件的在线自检，把自检结果反映到硬件特征值上；
60.步骤4，硬件的自检结果特征值存储到硬件专属的非易失性存储区；
61.步骤5，对所用到的非易失性存储区进行全0、全1和随机值的读写检测，该检测涉及特征值的暂存区和专属区，先检测暂存区，后检测专属区，特征值在对应区域自检时要进行转移操作，从而保证特征值在专属区自检前后保持不变；
62.步骤6，非易失性存储区的自检结果特征值存储到内存区；
63.步骤7，通过双通道间的数据通道交互所有软硬件自检结果特征值，并存储到对方的非易失性存储区；
64.步骤8，通过融合算法将这些特征值组成具有唯一正确性的冗余码值；
65.步骤9，在双通道的定时中断中，根据各自冗余码的每个bit位值分时设置gpio；
66.步骤10，gpio定时输出送给移位寄存器的同时对通道触发本通道移位信号；
67.步骤11，经移位寄存器串并转换后冗余码信息与数值比较器做比较，如果预设状态与冗余码信息一致则输出，不一致则不输出。
68.本发明具有以下特点：
69.一.故障检测信息集中收集和记录：
70.1.硬件故障信息，硬件的自检故障信息以及运行过程中检测到的故障信息都反馈到软件可写入的一块非易失性内存区。
71.2.软件故障信息，软件的自检故障信息以及运行过程中检测到的故障信息都反馈到软件可写入的一块非易失性内存区。
72.二.故障信息记录的有效性处理和存储方法：
73.1.故障信息特征值化，防止单比特位翻转。
74.2.需要双cpu通道故障信息互校与存储。
75.三.故障信息有效反应方法：
76.1.检查非易失存储区的存储有效性。
77.2.软硬件故障状态特征值有效融合成冗余码。
78.3.软件在定时中断中根据冗余码设置gpio。
79.4.gpio输出通过移位寄存器把冗余码串并转换后给数值比较器来控制最终输出。
80.四.非易失性存储区保证了重启后之前信息不丢失，达到故障保持。
81.以上是关于方法实施例的介绍，以下通过装置实施例，对本发明所述方案进行进一步说明。
82.如图3所示，本发明基于特征值化虚拟熔丝的安全切断装置，该装置包括：
83.软件自检模块100，用于双通道软件各自自检；
84.软件自检结果存储模块200，用于将软件的自检结果特征值存储到软件专属的非易失性存储区；
85.硬件自检模块300，用于双通道硬件各自自检；
86.硬件自检结果存储模块400，用于将硬件的自检结果特征值存储到硬件专属的非易失性存储区；
87.读写能力自检模块500，用于对所用到的非易失性存储区做读写能力自检；
88.存储自检结果存储模块600，用于将非易失性存储区的自检结果特征值存储到内存区；
89.交互模块700，用于通过双通道间的数据通道交互所有软硬件自检结果特征值，并存储到对方的非易失性存储区；
90.冗余码生成模块800，用于通过融合算法将这些特征值组成具有唯一正确性的冗余码值；
91.gpio设置模块900，用于在双通道的定时中断中，根据各自冗余码的每个bit位值分时设置gpio；
92.移位寄存器串行转并行模块1000，用于gpio定时输出送给移位寄存器的同时对通道触发本通道移位信号；
93.比较模块1100，用于经移位寄存器串并转换后冗余码信息与数值比较器做比较，
如果预设状态与冗余码信息一致则输出，不一致则不输出。
94.所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，所述描述的模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
95.本发明电子设备包括中央处理单元(cpu)，其可以根据存储在只读存储器(rom)中的计算机程序指令或者从存储单元加载到随机访问存储器(ram)中的计算机程序指令，来执行各种适当的动作和处理。在ram中，还可以存储设备操作所需的各种程序和数据。cpu、rom以及ram通过总线彼此相连。输入/输出(i/o)接口也连接至总线。
96.设备中的多个部件连接至i/o接口，包括：输入单元，例如键盘、鼠标等；输出单元，例如各种类型的显示器、扬声器等；存储单元，例如磁盘、光盘等；以及通信单元，例如网卡、调制解调器、无线通信收发机等。通信单元允许设备通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
97.处理单元执行上文所描述的各个方法和处理，例如方法s1～s11。例如，在一些实施例中，方法s1～s11可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元。在一些实施例中，计算机程序的部分或者全部可以经由rom和/或通信单元而被载入和/或安装到设备上。当计算机程序加载到ram并由cpu执行时，可以执行上文描述的方法s1～s11的一个或多个步骤。备选地，在其他实施例中，cpu可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行方法s1～s11。
98.本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如，非限制性地，可以使用的示范类型的硬件逻辑部件包括：场可编程门阵列(fpga)、专用集成电路(asic)、专用标准产品(assp)、芯片上系统的系统(soc)、负载可编程逻辑设备(cpld)等等。
99.用于实施本发明的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
100.在本发明的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦除可编程只读存储器(eprom或快闪存储器)、光纤、便捷式紧凑盘只读存储器(cd-rom)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
101.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。