一种高速抗工频多路信号同步采集系统的制作方法

1.本实用新型涉及数据采集技术领域，尤其涉及一种高速抗工频多路信号同步采集系统。


背景技术：

2.工业现场的电流、电压等模拟信号采集系统(ai)，常常具有多路信号采集通道，是dcs等工业控制系统中最主要的一个输入组件。一个dcs系统往往配备大量的ai组件，以实现大量的模拟信号采集。在某些特定应用场合，控制系统需要获取相同时刻不同通道的电流、电压信号,用于数据记录和实时处理。这就要求不同的ai组件、不同输入通道能够同时刻开始信号采样、同时刻输出采样结果。
3.工业现场使用的模拟信号采集系统常常使用滤波的方式实现抗工频功能，而基于滤波的抗工频设计需要较长的滤波时间，客观上限制了采样系统的最高速度。而且，滤波器之间的参数差异也会影响采样时长，使不同通道的采样难以协调同步。
4.但本技术发明人发现现有信号采集电路的技术方案存在如下技术问题：
5.(1)如图1所示的信号采集电路，多路输入信号通过多路开关(mux)进行切换，信号经过滤波和调理，送到adc进行采样，最终转换为数字量信号。方案简单可靠，但不具备同步采样能力。不同通道间采用同一adc轮循采样，其采样的开始和结束时刻必然不同，且随着通道数量的增加，完成一个采样周期的时间成比例增加。
6.(2)多通道信号采样应用中，无法兼顾采样速度和抗工频能力。以n通道采样为例：单一通道为了实现较好的抗工频性能，其积分时间必须是20ms的整数倍，n个通道占用的时间就是20ms*n的整数倍。由于切换通道、向adc发送控制命令、adc采样结果的数字滤波都需要占用额外的时间，实际一个采样周期的时间必然要大于20ms*n或20ms*n的整数倍，从而导致采样速度的提升上具有很大的局限。


技术实现要素：

7.本技术实施例通过提供一种高速抗工频多路信号同步采集系统，解决了现有技术中多通道信号采集中，采样同步、采样速度以及工频抑制能力不能兼顾的技术问题，实现了同步采样，并兼顾采样速度以及抗工频性能的需求，且电路结构以及采用的逻辑算法简单可靠。
8.本技术实施例提供了一种高速抗工频多路信号同步采集系统，包括fcu以及多个ai组件；各ai组件包括mcu以及多通道ai模组；
9.各通道所述ai模组包括一个独立的adc，多路所述adc在预定间隔同步接收所述mcu发送的控制指令以开始并行采样，并在预设间隔输出采样结果。
10.进一步地，各所述mcu设有定时器，通过所述定时器确保同一所述fcu控制下的所有所述ai组件的时钟同步。
11.进一步地，所述mcu利用所述定时器预设开始采样时间以及获取采样结果时间，以
及给所有所述adc预定积分时间。
12.进一步地，各通道所述ai模组包括信号调理电路，所述信号调理电路与同一通道所述adc连接，且连接采样开关。
13.本技术实施例中提供的高速抗工频多路信号同步采集系统，至少具有如下技术效果：
14.1，由于采用多路adc并行采样，实现多路信号采样的高速性。
15.2，由于采用了定时器，可以预定采样时间间隔以及预定获取采样结果时间，实现两级时钟同步调度算法的采样同步。
16.3，由于采用了定时器在预定时间间隔内同步进行开始采样以及接收采样结果，并给所有adc预定自身积分时间，以实现采样的线性插值算法，从而精确采样数据的周期更新。
附图说明
17.图1为背景技术中现有常规的多路信号采集电路模块图；
18.图2为本技术实施例中高速抗工频多路信号同步采集系统的调度示意图；
19.图3为本技术实施例中多路ai组件的信号采集电路示意图；
20.图4为本技术实施例中mcu算法时序示意图。
21.附图标号：
22.fcu100，ai组件200，mcu210，adc221，信号调理电路222。
具体实施方式
23.术语解释：adc：analog to digital converter模拟信号数字信号转换器；ai：anolog input模拟信号输入；dcs：distributed control system分布式控制系统；fcu：feild controller unit现场控制单元；mcu：microcontroller unit微控制单元；mux：multiplexer多路开关。
24.为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
25.参考图2所示，申请实施例提供了一种高速抗工频多路信号同步采集系统，包括fcu100以及多个ai组件200；各ai组件200包括mcu210以及多通道ai模组。参考图3所示，各通道所述ai模组包括一个独立的adc221，多路所述adc221在预定间隔同步接收所述mcu210发送的控制指令以开始并行采样，并在预设间隔输出采样结果。
26.本实施例中的各所述mcu210设有定时器，通过所述定时器确保同一所述fcu100控制下的所有所述ai组件200的时钟同步。进一步地，整个fcu100所控制系统内，fcu100向各ai组件200的mcu210发送频率为1hz的脉冲信号，mcu210在接收到脉冲信号后校准自身的定时器，从而确保同一fcu100控制下的所有ai组件200的时钟保持同步。
27.本实施例中的所述mcu210利用所述定时器预设开始采样时间以及获取采样结果时间，以及给所有所述adc221预定积分时间。进一步地，单个ai组件200内，mcu210利用同步后的定时器作为时间基准，向所有adc221同步发送控制指令，以确保同一ai组件200内所有通道的adc221同步操作。
28.进一步地，本实施例中的各通道所述ai模组还包括信号调理电路222，所述信号调理电路222与同一通道所述adc221连接，且连接采样开关。
29.多路所述adc221在预定间隔同步接收所述mcu210发送的控制指令以开始并行采样，并在预设间隔输出采样结果。本实施例中mcu210给所有mcu210预定积分时间，优选地，adc221单次采样的积分时间为20ms。进一步地，为了提高抗工频能力，adc221单次采样的积分时间通常为20ms的整数倍，而理论上抗工频系统的最小采样周期为20ms，因此采用20ms作为adc221单次采样的最优选积分时间。
30.举例说明，本实施例中的ai组件200中mcu210在接收fcu100发送的1hz脉冲信号同步后，以100ms为周期运行插值算法。在单个100ms内，如图4所示，表示为mcu210的算法时序，记100ms的开始时刻为0ms，mcu210在第2ms、26ms、50ms、74ms向所有adc221同步发送开始采样命令，经过各adc221自身20ms的积分时间，mcu210在第22ms、46ms、70ms、94ms获取采样结果。进一步地，各adc221相邻两次采样之间预留4ms间隔，供mcu210检查和读取数据。在100ms开始和结束阶段预留2ms间隔，供mcu210等待1hz脉冲同步信号矫正定时器。
31.以当前100ms周期的开始时刻为0ms，记上一个100ms周期第94ms为
‑
6ms，下一个100ms周期第22ms为122ms。当前100ms内的采样数据由以下加权平均算法给出：100ms周期第22ms为122ms。当前100ms内的采样数据由以下加权平均算法给出：其中，x(t)表示t时刻获取的采样结果。进一步可以得出，经过上述处理过程，mcu210计算出100ms内的5个采样值，相邻两个采样值之间的时间间隔为20ms，即系统的采样结果的输出率为50hz，与20ms的采样周期保持同步。
32.尽管已描述了本实用新型的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。
33.显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。