电子设备的制作方法

1.本技术涉及电子产品技术领域，尤其涉及一种电子设备。


背景技术：

2.具备电路板的电子设备，在通电情况下通常会随着电路的流通产生磁场，为避免电子设备在通电时所产生的磁场对自身以及周围的人/物品等的影响，而制定了电磁兼容性(electro magnetic compatibility，emc)标准。其中，emc测试中的电磁干扰(radiated emission，re)测试主要考察电子设备在工作状态下对外界环境的辐射干扰强度。例如：电子设备通过通用串行总线(universal serial bus，usb)线缆连接外部设备进行充电或数据传输的场景下，在usb线缆中的数据线d+和d
‑
会发送高速数字信号，该数字信号辐射到环境周边可能产生电磁干扰。为保证电子设备连接usb线缆工作时，usb线缆所产生的辐射干扰能够满足emc标准，需要对usb线缆的结构做特殊设计(如增加线缆屏蔽层、接地等)，这种设计方式较为复杂，且成本较高。


技术实现要素：

3.本技术实施例提供了一种电子设备，以解决目前为保证电子设备连接usb线缆工作时，usb线缆所产生的辐射干扰能够满足emc标准的设计方式较为复杂，且成本较高的问题。
4.为了解决上述技术问题，本技术是这样实现的：
5.本技术实施例提供了一种电子设备，包括：控制电路、usb接口和匹配电路；
6.所述匹配电路连接于所述控制电路与目标端子之间，所述目标端子为所述usb接口上的供电端子或数据端子和接地端子；
7.其中，所述匹配电路对应的直流阻抗值在预设范围内；并且，在电磁干扰测试的测试频段内，所述匹配电路和所述控制电路所组成电路的等效电阻值与usb线缆上连接所述目标端子的导线对应的特征阻抗值相同。
8.这样，本技术的上述方案中，通过在电子设备的控制电路和usb接口之间设置匹配电路，并且匹配电路对应的直流阻抗值在预设范围内，以及在电磁干扰测试的测试频段内，所述匹配电路和所述控制电路所组成电路的等效电阻值与usb线缆上连接所述目标端子的导线对应的特征阻抗值相同，使得该匹配电路可以吸收usb线缆上的辐射能量，避免形成驻波，从而降低usb线缆所产生的辐射干扰，以满足emc标准；并且还可以降低针对usb线缆结构设计的复杂度，以降低成本。
附图说明
9.图1表示本技术实施例的电子设备的框图之一；
10.图2表示本技术实施例的电磁干扰测试频点的示意图；
11.图3表示本技术实施例的vbus线的特征阻抗圆的示意图；
12.图4表示本技术实施例的电子设备的框图之二；
13.图5表示本技术实施例的匹配电路的示意图之一；
14.图6表示本技术实施例的阻抗调节的示意图之一；
15.图7表示本技术实施例的匹配电路的示意图之二；
16.图8表示本技术实施例的匹配电路的示意图之三；
17.图9表示本技术实施例的阻抗调节的示意图之二；
18.图10表示本技术实施例的电磁干扰测试结果示意图；
19.图11表示本技术实施例的电子设备的框图之三；
20.图12表示本技术实施例的匹配电路的示意图之四；
21.图13表示本技术实施例的匹配电路的示意图之五。
具体实施方式
22.下面将参照附图更详细地描述本技术的示例性实施例。虽然附图中显示了本技术的示例性实施例，然而应当理解，可以以各种形式实现本技术而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本技术，并且能够将本技术的范围完整的传达给本领域的技术人员。
23.如图1所示，本技术实施例提供了一种电子设备10，包括：控制电路11、usb接口12和匹配电路13。
24.所述匹配电路13连接于所述控制电路11与目标端子之间，所述目标端子为所述usb接口12上的供电端子或数据端子；其中，所述匹配电路13对应的直流阻抗值在预设范围内；并且，在电磁干扰测试的测试频段内，所述匹配电路13和所述控制电路11所组成电路的等效电阻值与usb线缆30上连接所述目标端子的导线对应的特征阻抗值相同。
25.可选地，电子设备10可以通过usb接口12与usb线缆30连接，该usb线缆30可以连接外部设备20。如该外部设备可以是充电器，充电器与电子设备10之间可以通过该usb线缆30进行通信，充电器也可以通过该usb线缆30为电子设备充电；或者该外部设备也可以是电脑、手机等，该外部设备与电子设备之间可以通过该usb线缆30进行通信(如数据传输)等。
26.可选地，该预设范围可以是满足匹配电路13能够使得直流电通过的阻抗范围，如该预设范围为可以是趋近于0的阻抗范围，即匹配电路13的直流阻抗值可以趋近于0，具体可以根据实际电路进行设计，需满足该匹配电路13能够使得直流通过即可。
27.可选地，该测试频段可以是在电磁干扰测试频点的预设波动范围内的频率范围，其中电磁干扰测试频点(或称为re频点)为电磁干扰测试的突起点，如图2所示的位置p。例如：re频点可以在100mhz～200mhz的范围内。
28.可选地，所述匹配电路13和所述控制电路11所组成电路的等效电阻值与usb线缆30上连接所述目标端子的导线对应的特征阻抗值相同，可以是所述匹配电路13和所述控制电路11所组成电路的等效电阻值与所述usb线缆30上连接所述目标端子的导线对应的特征阻抗值相等。例如：所述usb线缆30上连接所述目标端子的导线对应的特征阻抗值为25ω，则匹配电路13需要满足在电磁干扰测试的测试频段使得所述匹配电路13和所述控制电路11所组成电路的等效电阻值在25ω的等阻抗圆(如图3所示的虚线圆弧)上。
29.可选地，所述匹配电路13和所述控制电路11所组成电路的等效电阻值与usb线缆
30上连接所述目标端子的导线对应的特征阻抗值相同，也可以是所述匹配电路13和所述控制电路11所组成电路的等效电阻值与所述usb线缆30上连接所述目标端子的导线对应的特征阻抗值之间的差值在预设误差范围内，需满足该匹配电路13可以吸收usb线缆30上的辐射能量以满足emc标准即可。例如：该预设误差范围可以预先通过实验或仿真等方式确定，本技术实施例不以此为限。
30.可选地，该供电端子也可称为vbus端子或vbus引脚，数据端子可以包括数据正(d+)端子(或称为d+引脚)、数据负(d
‑
)端子(或称为d
‑
引脚)，该d+端子和d
‑
端子可以作为数据传输差分线，与外部设备20之间进行通信传送差分信号。其中，一个usb接口12中数据端子的数量可以是2、4或其他数量，如数据端子除了可以包括d+端子、d
‑
端子外，还可以包括cc端子、tx端子、rx端子、sbu端子等；当然，该usb接口还可以包括接地端子(也可称为gnd端子或gnd引脚)，本技术实施例不以此为限。
31.可选地，在匹配电路13的数量为1的情况下，该匹配电路13可以设置在供电端子与控制电路11之间，或者设置在一个数据端子与控制电路11之间；当匹配电路13的数量为多个时，该匹配电路13可以设置在一个目标端子与控制电路11之间，本技术实施例不以此为限。
32.可选地，匹配电路13设置在目标端子与控制电路11连接的线路上，且所述匹配电路13设置在靠近所述usb接口12的一侧。如控制电路11可以包括电源管理芯片、微控制单元(microcontroller unit，mcu)、充电芯片等。在供电端子对应的线路上设置匹配电路13时，该匹配电路13可以设置在供电端子与电源管理芯片之间；在数据端子对应的线路上设置匹配电路13时，该匹配电路13可以设置在数据端子与微控制单元之间。具体的，在不同的电子设备中，其usb接口12中各端子与控制电路11之间的连接线路可能不同，匹配电路13的设置位置取决于其所连接的目标端子与控制电路11之间的连接线路，本技术实施例不以此为限。
33.上述方案中，通过在电子设备的控制电路11和usb接口12之间设置匹配电路13，并且匹配电路13对应的直流阻抗值在预设范围内，以及在电磁干扰测试的测试频段内，所述匹配电路13和所述控制电路11所组成电路的等效电阻值与usb线缆30上连接所述目标端子的导线对应的特征阻抗值相同，使得该匹配电路13可以吸收usb线缆30上的辐射能量，避免形成驻波，从而降低usb线缆30所产生的辐射干扰，以满足emc标准；并且还可以降低针对usb线缆30结构设计的复杂度，以降低成本。
34.以下结合匹配电路13设置在供电端子的对应线路上为例，对本技术实施例的匹配电路13进行说明：
35.如图4和图11所示，所述控制电路11包括供电电源111；在所述目标端子为所述供电端子vbus的情况下，所述匹配电路13的一端与所述供电电源111连接，所述匹配电路13的另一端与所述供电端子vbus连接。例如：该供电电源111的输出电压可以是5v。
36.如图4所示，所述控制电路11还可以包括：去耦电容组件112，所述去耦电容组件112的一端与所述供电电源111连接，所述去耦电容组件112的另一端接地。其中，该去耦电容组件112可以进行电源纹波去耦。
37.可选地，所述匹配电路13包括：感性组件和容性组件；所述感性组件串联于所述目标端子与所述控制电路11之间；所述容性组件的一端连接于所述感性组件，所述容性组件
的另一端接地。
38.其中，感性组件可以理解为一个或多个元件组成的呈感性效果的组件，如通过电容、电感、电阻等元件组合构成的呈感性效果的组件；容性组件可以理解为一个或多个元件组成的呈容性效果的组件，如通过电容、电感、电阻等元件组合构成的呈感性效果的组件。
39.可选地，该感性组件和容性组件的阻抗值可以基于匹配电路13与控制电路11的连接端到该控制电路11的一侧对应的阻抗值、所述usb线缆上连接所述目标端子的导线对应的特征阻抗值确定。
40.在电磁干扰测试的测试频段内所述控制电路的等效阻抗值低于第一门限，换言之，在电磁干扰测试的测试频段内所述控制电路的等效阻抗值呈现低阻抗特性(接近于短路点)；其中，所述控制电路的等效阻抗值可以是图4中节点a左侧所设置电路的等效阻抗值。
41.如图4，所述控制电路11设有去耦电容组件112的情况下：
42.作为一种实现方式，如图5所示，所述感性组件包括第一感性元件l1，所述容性组件包括第一容性元件c1。
43.所述第一感性元件l1串联于所述控制电路11与所述目标端子之间；所述第一容性元件c1的第一端连接于第一连接端，所述第一容性元件c1的第二端接地；其中，所述第一连接端位于所述第一感性元件l1与所述目标端子之间。
44.应当理解的是，所述第一连接端位于所述第一感性元件l1与所述目标端子之间，其中包括所述第一连接端为所述第一感性元件l1的连接端或者所述目标端子的情况。
45.可选地，该第一感性元件l1可以为磁珠或者电感，第一容性元件c1为电容或其他容性器件，本技术实施例不以此为限。
46.如图6所示，在re频点，节点a的a侧方向的阻抗值(即所述控制电路的等效阻抗值)为低阻抗(区域m)，l1的作用为将节点a的阻抗变化到节点b的阻抗，即箭头1路径长度(取决于l1的电感值)。c1的作用是将节点b的阻抗调整到usb线缆中vbus线对应的特征阻抗圆3上，即箭头2路径长度(取决于c1的电容值)。
47.作为另一种实现方式，如图7所示，所述感性组件包括第二感性元件l2和第三感性元件l3，所述容性组件包括第二容性元件c2。其中，l2、l3和c2可以任意组合成l型、t型或π型等，本技术实施例不以此为限。
48.例如：所述第二感性元件l2和所述第三感性元件l3依次串联于所述控制电路11与所述目标端子之间；所述第二容性元件c2的第一端连接于第二连接端，所述第二容性元件c2的第二端接地；其中，所述第二连接端位于所述第二感性元件l2与所述第三感性元件l3之间。
49.应当理解的是，所述第二连接端位于所述第二感性元件l2与所述第三感性元件l3之间，其中包括所述第二连接端为所述第二感性元件l2的连接端或者所述第三感性元件l3的连接端的情况。
50.可选地，该第二感性元件l2可以为磁珠或者电感，该第三感性元件l3可以为磁珠或者电感，第二容性元件c2为电容或其他容性器件，本技术实施例不以此为限。
51.与图6类似的，在re频点，节点a的a侧方向的阻抗值(即所述控制电路的等效阻抗值)为低阻抗(区域m)，l2的作用为将节点a的阻抗变化到节点b的阻抗，即箭头1路径长度
(取决于l2的电感值)。c2的作用是将节点b的阻抗调整到usb线缆中vbus线对应的特征阻抗圆3上，即箭头2路径长度(取决于c3的电容值)，l3与c2的作用相同。
52.作为又一种实现方式，如图8所示，所述感性组件包括第四感性元件l4，所述容性组件包括第一电阻r1和第三容性元件c3。
53.所述第四感性元件l4串联于所述控制电路11与所述目标端子之间；所述第一电阻r1的第一端连接于第三连接端，所述第一电阻r1的第二端连接于所述第三容性元件c3的第一端，所述第三容性元件c3的第二端接地；其中，所述第三连接端位于所述第四感性元件l4与所述目标端子之间。
54.应当理解的是，所述第三连接端位于所述第四感性元件l4与所述目标端子之间，其中包括所述第三连接端为所述第四感性元件l4的连接端或者所述目标端子的情况。
55.可选地，该第四感性元件l4可以为磁珠或者电感，第三容性元件c3为电容或其他容性器件，r2的电阻值可以是usb线缆上vbus线的特征阻抗。
56.如图9所示，在re频点，节点a的a侧方向的阻抗值(即所述控制电路的等效阻抗值)为低阻抗(区域m)，l4的作用为将节点a的阻抗变化到节点b的阻抗，即箭头1路径长度(取决于l4的电感值)；c3的作用为将节点b的阻抗调整到usb线缆中vbus线对应的特征阻抗圆3上，并且节点b在直流下呈现高阻抗。该方案可以更快地将节点b的阻抗调整到usb线缆中vbus线对应的特征阻抗圆3上。
57.上述方案中，在电磁干扰测试的测试频段内节点a左侧(即所述控制电路)呈现低阻抗特性的情况下，通过在电子设备中的vbus端子对应的线路上设置匹配电路13，且在该匹配电路满足直流阻抗值趋近于0，以及在电磁干扰测试的测试频段内，所述匹配电路13和所述控制电路11所组成电路的等效电阻值与usb线缆30上连接所述目标端子的导线对应的特征阻抗值相同时，usb线缆中的vbus线上的能量可以被匹配电路13吸收，避免形成驻波，进而降低整体usb线缆的共模电流辐射到环境，改善电磁干扰测试结果，如图10所示。
58.在电磁干扰测试的测试频段内所述控制电路的等效阻抗值高于第二门限，换言之，在电磁干扰测试的测试频段内所述控制电路的等效阻抗值呈现高阻抗特性；其中，所述控制电路的等效阻抗值可以是图11中节点a左侧所设置电路的等效阻抗值。
59.如图11，所述控制电路11没有去耦电容组件112的情况下：
60.作为一种实现方式，如图12所示，所述感性组件包括第二感性元件l2和第三感性元件l3，所述容性组件包括第二容性元件c2。其中，l2、l3和c2可以任意组合成l型、t型或π型等，本技术实施例不以此为限。
61.例如：所述第二感性元件l2和所述第三感性元件l3依次串联于所述控制电路11与所述目标端子之间；所述第二容性元件c2的第一端连接于第二连接端，所述第二容性元件c2的第二端接地；其中，所述第二连接端位于所述第二感性元件l2与所述第三感性元件l3之间。
62.可选地，该第二感性元件l2可以为磁珠或者电感，该第三感性元件l3可以为磁珠或者电感，第二容性元件c2为电容或其他容性器件，作用为将节点a的阻抗调整到usb线缆上vbus线的特征阻抗圆上。
63.作为另一种实现方式，所述匹配电路13包括容性组件。
64.所述容性组件的一端连接于第四连接端，所述容性组件的另一端接地；其中，所述
第四连接端位于所述目标端子与所述控制电路11之间。
65.应当理解的是，所述第四连接端位于所述目标端子与所述控制电路之间，其中包括所述第四连接端为所述目标端子或者所述控制电路的连接端的情况。
66.如图13所示，所述容性组件包括第二电阻r2和第四容性元件c4；所述第二电阻r2的第一端连接于所述第四连接端，所述第二电阻r2的第二端连接于所述第四容性元件c4的第一端，所述第四容性元件c4的第二端接地。
67.可选地，r2的电阻值可以是usb线缆上vbus线的特征阻抗，c4为电容或其他容性器件，作用为将节点b的阻抗调整到是usb线缆上vbus线的特征阻抗圆上，并且节点b在直流呈现高阻抗。
68.上述方案中，在电磁干扰测试的测试频段内节点a左侧呈现低阻抗特性的情况下，通过在电子设备中的vbus端子对应的线路上设置匹配电路13，且在该匹配电路满足直流阻抗值趋近于0，以及在电磁干扰测试的测试频段内，所述匹配电路13和所述控制电路11所组成电路的等效电阻值与usb线缆30上连接所述目标端子的导线对应的特征阻抗值相同时，usb线缆中的vbus线上的能量可以被匹配电路13吸收，避免形成驻波，进而降低整体usb线缆的共模电流辐射到环境，改善电磁干扰测试结果。
69.需要说明的是，上述以匹配电路设置在usb接口中vbus端子对应的线路上为例，对匹配电路的具体结构进行了说明；当匹配电路应用到usb接口中的其他端子对应的线路上时，也可以采用与上述vbus端子对应的线路上的匹配电路相类似的结构，这里不再赘述。
70.本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
71.尽管已描述了本技术实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本技术实施例范围的所有变更和修改。
72.最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
73.以上所述的是本技术的优选实施方式，应当指出对于本技术领域的普通人员来说，在不脱离本技术所述的原理前提下还可以作出若干改进和润饰，这些改进和润饰也在本技术的保护范围内。