专利名称：数据记录存储仪的制作方法
技术领域：
本实用新型是一种在长期的数据自动监测记录系统中，与监测仪配套使用的数据记录存储仪。
在环境自动监测地面站这一类常年连续工作的分析仪器和一些如水文、气象的自动监测记录系统中，对监测仪的数据进行记录存储的数据记录存储仪内的CPU的工作电压允许范围较窄，如8031只能允许在4.75—5.5伏之间才能保证其正常工作，而且只要其十六条地址线和八条数据线的其中一条受到干扰脉冲的干扰，就可能会使其CPU不能工作在正常状态，有可能进入“死机”状态或者可能会对数据区的数据乱写一气，使信息全部或部分丢失，这样不但当前的监测数据会产生丢失，而且以前正常工作时记录下来的数据也可能全被破坏掉，以前花了大量人力物力所监测到的监测结果化为乌有。在软件编写不很恰当时，甚至会发生除法溢出错误，造成就算CPU复位后也不能正常工作。
本实用新型的目的在于提供一种可有效防止当前和以前的监测数据发生丢失的数据记录存储仪。
本实用新型是这样实现的数据记录存储仪作为监测仪的二次仪表，具有中央处理器CPU，可编程序存储器ROM和随机存储器RAM，中央处理器CPU具有与外接的监测仪的数据输出端相接的A/D端口和I/O端口，由于环境监测数据的周期一般为半小时或一小时，即每隔半小时或一小时记录一个平均值的数据即可以了。所以没有必要在全部时间都把记录用的随机存储器RAM向CPU开放写允许，同时也没有必要在向CPU开放写允许时把全部不同地址单元的写允许向CPU开放，为此，数据记录存储仪内设置不受CPU控制，在给定时间周期下，按不同的时间顺序选出不同的地址给随机存储器的时间计数器电路，设置与时间计数器电路相对应的在CPU读时，提供给随机存储器RAM的地址由CPU的地址给出，而在写入时，提供给随机存储器RAM的地址是由时间计数器电路给出的多路器电路，由CPU和时间计数器电路控制的用来对随机存储器RMA进行读/写控制的开关控制电路，开关控制电路对CPU和时间计数器电路的写信号进行控制，开关控制电路的两个输入端分别与CPU的读写地址端口和时间计数器电路的时间控制端相连，开关控制电路的控制输出端与随机存储器RAM的控制输入端相连，时间计数器电路的时间地址控制端与多路器电路的写地址输入端连接，CPU的读/写地址端口与多路器电路的读控制端连接，多路器电路的地址输出端接入随机存储器RAM的地址输入端。
图1为本设计的电路框图。
图2为本设计的时间计数器电路图。
图3为本设计的多路器电路图。
图4为本设计的开关控制电路图。
以下结合附图对本实用新型作详细描述。
时间计数器电路是由4060计数器U1、4040计数器U2和4040计数器U3组成，其不受CPU控制，用秒或30分钟的脉冲发生器，再经CD4040分频，按不同的时间顺序给出不同的地址给存储器RAM，电容C2、C3、石英晶体T组成振荡器。时间计数器产生一个给定的时间地址，与开关控制电路、多路器电路配合，将监测仪测得的数据写入与计数器的时间地址相对应的存储器RAM中，除此之外，RAM的写允许是不向CPU开放的，也就是在给定的时间和给定的地址的条件下RAM才向CPU开放写允许，多路器电路是由四个74ALS244多路器U4—U7组成，其中，两个并列的多路器U6、U7选择时间计数器的时间地址。使相应的RAM的写允许对CPU开放，另两个并列的多路器U4、U5选择CPU的地址使RAM的读允许向CPU开放，也就是如果读，多路器由U4、U5选择CPU的地址，如果是写，多路器由U6、U7选择时间计数器的地址，两个并列的多路器U4、U5的控制端接74ALS00非门电路U8的输出端，U6、U7的控制端接74ALS00非门电路U9的输出端，U9的输入端与U6、U7的地址输入端连接，U9的输出端接入U8的输入端，总之，多路器电路的作用是在CPU读时，提供给随机存储器RAM的地址由CPU的地址线提供，在写入时，提供给随机存储器的地址是由时间计数器提供，这样，不管CPU的状态是否正确，它写入RAM的数据只能是一个由给定的周期确定的时间所对应的地址单元，也就是说，CPU可以在任何时候读出存储器的内容作为统计用，但CPU要写入数据时就只能写入由时间计数器电路确定的一个或一组的地址单元中，每增加一个由时间计数器确定的标准周期，地址累加一个或一组。当存储器要用多于一个的单元(如8031用的8位)来存储数据时，可以用低位地址不受多路器控制，直接接到CPU地址线的方法解决，每增加一条不受控制的低位，次低位、次次低位等地址线的话，其依次增加2N个单元给写入地址，即一组。对RAM进行读写控制的开关控制电路是由三个74LS00非门U10、U11、U12组成，两个非门U10、U11的输出端分别接入第三个非门U12的两个输入端，第一、第二非门U10、U11的两个输入端短接，非门U10、U11的输入端分别与CPU的读/写地址端口、计数器U1的时间控制端连接。第三个非门U12的输出端接随机存储器RAM的控制输入端。开关控制电路分别对CPU的写信号和时间计数器电路的写信号进行控制，当这两个写信号同时有效的时候，使RAM的指定地址内容能被改定，如果是CPU而来的读信号有效，可以由CPU的地址来读出。
为了提高本实用新型的准确性，还可增加用译码电路组成的监视复位电路，其分别与CPU和时间计数器电路连接，当时间计数器电路的地址发生变化(即产生进位)前，由监视电路给出一个脉冲，这个脉冲把CPU复位。以保证微电脑在写入这个指定单元前是工作在正确的状态(轨道)中。
虽然复位CPU后，也可能偶然会发生由于干扰脉冲的作用使CPU的运行偏离预定轨道的情形，但由于干扰是一个时间的函数，在我们原来的应用条件下，大约是平均每14—16天发生一次。在CPU复位后，电路只开放很短的时间(如1—2秒)，发生错误写入的可能性就可以下降5—6个数量级。而且就算发生错误也不会由于发生错误使以前监测到的数据出现被改写的情形，而令数据丢失的情况。因为在这个电路中不管CPU写任何地址，它实际上也中是写到开放的那个指定单元中去。其余的单元，CPU是写不入的，即受到保护的。
监视复位电路除了起到一个复位CPU和使存储器对CPU开放时间界定外，还起到一个使两个异步运行的系统CPU和时间计数器电路的工作得以同步配合的作用，以免发生在时间计数器电路的进位过程中CPU写入数据的现象，因为时间计数器电路如果用串行进位电路计数分频时，高位对低位有一个延时现象。进位瞬间(CD4040约为180毫微秒滞后)的输出地址是不确定的，在这个时间写入数据时既不能写入正确单元，也可能写到不应该写的地方去。
所以监视复位电路一方面使CPU复位，告诉CPU可以写入数据。另一方面，在界定的时间以外封锁存储器，使它不能被写入数据。
使用这个电路可以把其作为一个实时钟使用，省去昂贵的实时钟电路，它的使用方法是选择从0到FFFFH地址，逐个排除，确定其地址，这个地址也就代表实时钟的时间。比如，我们在电路设定间隔时间为一小时一个地址，监视复位电路设定每组两个单元(A0地址线直接由CPU控制)则每增加一个地址，时间就是增加一小时。把时间计数器电路预调至元月一日零时时为地址0000H，可以类推其它时间。
由于不管CPU的地址是什么，当它写入时就能按计数器指定的地址写入去，读出时是CPU所指定的地址。用CPU来智能判定的步骤是(1)从0000H开始读出数据A1放入内部RAM中，以备在判定工作完成后，写回去。不要破坏数据。
(2)写入“AAH”，二进制是10101010。
(3)读出同一地址数据与AMH比较。由于写入地址与读入地址不一定是同一个，我们要找的是写入与读出都相同的地址(也就代表时间)，所以如果不相同的话就可以判定不是我们要找的地址。地址增加1，从步骤二重复试验。如果是相同也不一定就说明它是我们要找的。要用以下的试验确定(A)再写入“55H”二进制是01010101与AA正如是“反”的关系。
(B)读出同一址的数与“55H”比较如果是相同的话，说明就是我们要找的地址。如不同的说明不是要找的地址。把地址加1，从步骤(2)开始重复试验，直到找到为止。找出的地址就代表时间。最后把内部RAM暂存的数A1取出写回去(可以不用定地址，因为不管CPU地址如何也只能写入指定的地方)，如果开放两个单元以上为一组时，要写入偶位去。
本实用新型由于是在给定时间周期和给定地址的条件下使随机存储器RAM对CPU的写址址开放，作为监测仪的二次仪器，有效地解决了长期自动监测记录系统中数据易丢失的问题，本实用新型还可用于飞机、轮船的“黑盒”记录系统中。
权利要求1.一种数据记录存储仪，具有中央处理器CPU，可编程序存储ROM及随机存储RAM，CPU具有与外接监测仪相接的I/0端口和A/D端口，其特征在于还具有不受CPU控制，在给定时间周期下，按不同的时间顺序选出不同的地址给RAM的时间计数器电路，具有与时间计数器电路相对应的在CPU读时，提供给RAM的地址由CPU的地址给出，而在写入时，提供给RAM的地址是由时间计数器电路给出的多路器电路，具有分别对CPU的写信号和时间计数器的写信号进行控制的开关控制电路，开关控制电路的两个输入端分别与CPU的读/写地址端口和时间计数器电路的时间控制端连接，开关控制电路的控制输出端与RAM的控制输入端相连，时间计数器电路的时间地址控制端与多路器电路的写地址输入端连接，CPU的读/写地址端口与多路器电路的读控制端连接，多路器电路的地址输出端接入随机存储器RAM的地址输入端。
2.如权利要求1所述的数据记录存储仪，其特征在于时间计数器电路是由4060计数器U1、4040计数器U2和4040计数器U3组成，计数器U1接有振荡器，多路器电路由四个74ALS244多路器U4—U7组成，其中，两个并列的多路器U6、U7选择时间计数器的时间地址，另两个并列的多路器U4、U5选择CPU的地址，多路器U4、U5的控制端接74ALS00非门电路U8的输出端，多路器U6、U7的控制端接74ALS00非门电路U9的输出端，非门电路U9的输入端与多路器U6、U7的地址输入端连接，非门电路U9的输出端接入U8的输入端，开关控制电路由三个74LS00非门U10、U11、U12组成，两个非门U10、U11的输出端分别接入第三个非门U12的两个输入端，第一、第二非门U10、U11的两个输入端短接，非门U10、U11的输入端分别与CPU的读/写地址端口和时间计数器U1的时间控制端连接，第三个非门U12的控制输出端接随机存储器RAM的控制输入端。
3.如权利要求1或2所述的数据记录存储仪，其特征在于CPU和时间计数器电路还与一个在时间计数器电路的地址变化前将CPU复位的监视复位电路连接。
4.如权利要求3所述的数据记录存储仪，其特征在于监视复位电路由译码电路组成。
专利摘要一种数据记录存储仪，用于环境自动监测地面站一类的长期自动监测记录系统中，其作为监测仪的二次仪表，利用时间计数器电路、多路器电路和开关控制电路，使CPU在写入时，由时间计数器电路按给定时间的周期和顺序提供地址，而CPU在读出时，则由CPU提供地址，解决了监测记录系统中数据易丢失的问题。
文档编号G06F17/40GK2227856SQ9521612
公开日1996年5月22日 申请日期1995年6月27日 优先权日1995年6月27日
发明者王强 申请人:广东省环境保护监测中心站