专利名称：运算、交换、控制、多用平台的制作方法
技术领域：
本发明属电子技术领域，是宽带交换及智能控制，和智能信息处理系统的核心技术。
本发明，是以发明人的多用、多值态、逻辑可逆运算器(1)为核心，配合二选一(2)，一二分配器(3)，双口RAM(4)，端机(5)，命令寄存器-可视为与主机一体，为了直观说明问题，才突出标示出来(6)，入出读写方向选择控制(7)，并行面向运算器读写控制(8)，面向端机读写控制(9)，主机或总线接口(10)等，构成了多功能智能平台(具体原理及结构见
图1一本图以八位运算器为例说明)。平台可实现串并读写、串并交换、串并运算、串并控制。及实时双向读写、实时双向交换、实时并行运算、实时双向控制。
上述运算器，是以发明人，发明的准全息元数学模型，为逻辑结构模式设计的(运算器原理，以八进制一个位，为例说明-加法器原理及附注见图2a(1)A口，(2)B口，(3)C口，(4)与门-矩阵中标注园点的点，(5)移位器，(6)三八译码器，(7)进位入，(8)进位出。减法器原理，及附注见图2b(1)A口，(2)B口，(3)H口(4)与门-图中标注园点的点，(5)变补高输出截止-图中标注三角的点，(6)移位器，(7)三八译码器，(8)变补入，(9)变补出，(10)本位变补，(11)借位入，(12)借位出)。
该运算器，具有多值运算、交换、多种进制代码选择设定、互为因果关系控制等功能。具有多值态，适应多种进制代码运算处理，及交换，如8、16以至32、64……进制代码(图2a、2b说明2到8进制代码的运算交换)；具有开放性，可随意以位片的形式，级联拼接使用-具体可根据需要在片级，以位为单位，多位级联，又可在板级，以片为单位，多片级联。且不管怎样级联，都不存在进借位累加延迟时间问题；运算器具逻辑可逆性，可双向同步入出、同步加减运算，原理及附注见图3(1)与门，(2)入端，(3)出端。分A、B、C三口。设A与B入=C出，C与A入=B出，C与B入=A出。具体应用时，可三口同时入，三口同时出；可逆向逻辑推理及运算；运算器可实现六口全双向入出，原理及附注见图4(1)二选一，(2)一二分配器，(3)双口RAM，(4)读写方向控制；可实现并行交换及运算；具模数统一、储算一体化的特点，可实时非程序化数据处理，及控制；具地址与数据口统一、运算与交换功能合一的特点，可实现互为因果关系控制。系统各端口的参量，可动态交互定义，及互补定义，因而体现了系统的自组织，及互为因果目的性。相对于冯机及其运算器，它解决了多值态、多种进制代码运算问题；解决了系统自组织透明化，及非程序化功能耦合问题；解决了因扩展字长，而产生的进借位累加延迟时间问题；解决了系统的自组织，及开放性问题；解决了信息处理系统的时空统一、模数统一、逻辑可逆、与不可逆的统一问题。
运算器芯片(在此以八进制一位运算器为例说明)有3入3出，共6个大口，每口8脚，共48个数据脚。当然也可以是96(一个位片每口16脚-16进制)或192个(一个位片每口32脚-32进制)。具体到多位运算器芯片，可根据使用需要，及技术条件随意级联组合。如用于交换，芯片通过双向控制，可实现6大口之间的任意交换-(1+6)×6／2=21种交换关系，如用两片，则可实现(1+12)×12／2=78种交换关系，如用多片，其交换关系，用公式(1+N)×N／2)计算。亦可实现脚对脚之间的任意交换-同上述大口交换关系的计算公式一样。且都是双向同步交换，速率可达34M，全定制专用芯片，可至155M。如用于运算，可实现3口并行输入、3口并行输出。作为一个位片，它可满足、八位二进制码的并行运算(两位组合则可满足16位、三位24位……二值码的并行运算)，满足除2进制代码以外，3、4、5、6、7、8进制代码的一位加减运算，多位组合，即可满足多位、多种进制代码的并行运算(都用二进制代码表示)，且可和差同时输出。如用于控制，可实现多值态(2-8)之间的，互为因果关系双向控制。多片组合，可16值或32至64、128值态……可选，及多口多脚之间的并行控制。
利用上述运算器芯片，设计的平台，最大的特点一是具有开放性，片级板级，都可根据实际需要，随意增加大口的数量，及增加各口管脚的数量，或多值状态。还可将主板，做成可随意级联扩展形式的。扩展后，各大口与各管脚之间，如上所述，同样可以(1+n)×n／2的关系，实现全互联双向交换及控制。二是具有并行性，即可通过并行读写各口的双口RAM，实现全并行运算，又可通过设置某个口，实现并行双向交换，或并行双向控制。三是各端机，均可作为主机，实施全局控制。
主机或端机，对于各口双口RAM的并行读写，与地址选通信号，是同一信号。而并行读写信号，则是通过命令寄存器，在数据总线上给出的-各位数据总线以位为单位，读写相应的双口RAM(此对应关系是可编程的，当然也可以是固定的)。因并行读写，只能对各双口RAM的0地址操作，所以，各双口RAM，都配有地址发生器，读时向外推出数据，写时向里推入数据。主机与端机，端机与端机的数据交换，则是通过双口RAM，确定其通讯协议的，且这种协议，具有并行性。各双口RAM的并行读写，还有一层含义，即各口的双口RAM，在同时读写时，交换与运算的过程隐含在内-完成双向读写的同时，亦完成了双向交换或运算。
平台通过模式切换控制，运算与交换，两种控制模式可选；通过串并行读写控制信号，交换与运算，两种模式可选；通过模式切换控制，固定主机与多主机，两种模式可选；另外，主机串行读写，与并行读写，两种模式可选；主机参与交换、运算，和不参与，而只进行设定控制，两种模式可选。其技术关健，是主机与端机，都能共用数据总线，并行读写各口的双口RAM，至于哪一个端机并行读写，由总线优先权分配来解决。
平台用于运算的优点，是并行、适应多种进制代码的运算交换；适应连续模拟量运算；具有实时性、可逆向逻辑运算；用于交换的优点，是并行、高速、实时双向、自选路由；用于控制的优点，是互为因果、实时双向、模数统一。任意一个端机，都能做为主机，实施全局控制。
平台，可用于多子系统随机功能耦合；多存储器交互存取，及联想读写；可在运算、交换、控制领域，体现其多用性、及多功能性。因而适用面广，且具有极强的自开发性。
权利要求
1.一种多用多功能智能平台，可用于信息处理系统、信息交换系统、及实时并行控制系统。其特征在于，它是以多组多用、多值态逻辑可逆运算器为核心，配合控制器、单片机、或总线接口，及双口RAM构成的。
2.根据权利要求1所述的平台，其特征在于其所有的双口RAM，都可并行读写。
3.根据权利要求1所述的平台，其特征在于其固定主机与多主机，控制模式可选。
4.根据权利要求1所述的平台，其特征在于其交换与运算，两种模式可选。
5.根据权利要求1所述的平台，其特征在于其运算与交换，串并行两种模式可选。
6.根据权利要求1所述的平台，其特征在于其位交换与块交换，两种模式可选。
7.根据权利要求1所述的平台，其特征在于其所有端机，都可并行读写所有的双口RAM。
8.根据权利要求1所述的平台，其特征在于其输入输出，多值状态可选。
9.根据权利要求1所述的平台，其特征在于其运算器的应用具逻辑可逆性。
全文摘要
本发明是以发明人的多用、多值态逻辑可逆运算器为核心,配合主机、或单片机、或总线接口、双口RAM等,构成了多功能智能平台。平台可实现串并读写、串并交换、串并运算、串并控制。及实时读写、实时交换、实时运算、实时控制。平台可用于多子系统功能,直接匹配耦合;多存储器交互存取,及联想读写;可在运算、交换、控制领域,体现其多用性、及多功能性。因而适用面广,且具有极强的自开发性。
文档编号G06F15/76GK1204809SQ9711252
公开日1999年1月13日 申请日期1997年7月9日 优先权日1997年7月9日
发明者王迪兴 申请人:王迪兴, 杨卫民, 冯武文