专利名称：一种对数计数率电路的制作方法
技术领域：
本发明涉及一种计数率电路，特别涉及一种能减少元器件数量，能以单片集成电路实现对数计数的对数计数率电路。
空间探测需要低功耗、高可靠、能适应各种空间环境的器件。本发明是一种空间环境专用集成电路，应用于我国各类卫星和航天器空间环境监测器。本发明的设计、制造为我国空间环境监测器整机通用化、系列化、组合化打下良好的基础。
一般计数器是由触发器及相应门电路组成，电路类型为二进制、五进制、八进制、十进制或其它进制。它们对输入脉冲逐一进行计数，这种探测空间粒子的计数方法将占有几个字节遥测字，众所周知卫星和各种航天器资源是十分宝贵的，如果采取这种计数形式，必然产生卫星资源紧张。本发明是根据空间粒子分布的特点及探测要求而设计，与以往计数器不同的是它是一种对数计数率电路，并且适用于0-103或0-105计数范围，以八位二进制码输出。
也就是说目前在空间探测研究领域和航天研究领域，特别是在我国空间环境监测器上应用的对数计数率电路，其大多都存在有整体结构复杂，使用的元器件多和体积大等缺点。
本发明的目的在于，提供一种对数计数率电路，其具有整体结构简单，使用的元器件少和体积小的优点。
本发明的另一目的在于，提供一种对数计数率电路，其可集成化，可制成集成电路。
本发明一种对数计数率电路，其中包括二进制计数器、译码器、只读存储器、八位锁存器、D触发器以及或门和与门所组成，其特征在于，其中所述的二进制计数器的各输出端分别与译码器的各输入端相连接，译码器的各输出端分别与只读存储器的各输入端相连接，只读存储器的各输出端分别于八位锁存器的各输出端相连接，八位锁存器的LE端接至一D触发器的CP端，D触发器的O端和R端相连接，在二进制计数器的CR端接有一或门，LE端和只读存储器间串接有一非门。
下面结合附图和实施例对本发明的结构、特征以及所能达成的功效进行详细介绍，其中
图1为本发明的第一实施例的电路逻辑图，输入计数脉冲范围为0-103；图2为本发明的第二实施例的电路逻辑图，输入计数脉冲范围为0-105；图3为本发明锁存、清零波形示意图；图4为本发明输入脉冲与输出二进制码的关系图。
本发明一种对数计数率电路(LC9701)的第一实施例的输入计数脉冲范围为0-103；本发明第二实施例一种对数计数率电路(LC9702)的输入计数脉冲范围为0-105。
请参阅图1和图2所示，为本发明一种对数计数率电路的二个实施例的电路逻辑图。其中包括二进制计数器10、译码器20、只读存储器(MASKROM)30、八位锁存器40、D触发器50以及或门101和与门301所组成，其中所述的二进制计数器10的各输出端分别与译码器20的各输入端相连接，译码器20的各输出端分别与只读存储器30的各输入端相连接，只读存储器30的各输出端分别于八位锁存器40的各输出端相连接，八位锁存器40的LE端接至一D触发器50的CP端，D触发器50的O端和R端相连接，在二进制计数器10的CR端接有一或门101，LE端和只读存储器30间串接有一非门301。
本发明第一实施例做成的单片集成电路为，16脚排列黑陶封装，型号为LC9701；第二实施例做成的单片集成电路为，16脚排列黑陶封装，型号为LC9702；其中L意为常州半导体厂生产产品，C意为采用CMOS工艺。
本发明的工作过程为首先由二进制计数器将输入脉冲个数转换成210二进制码，再由译码器将此二进制码译成只读存储器(ROM)的256个地址码，只读存储器(ROM)每接受到一个地址，就输出一组八位二进制码，此八位二进制码与输入脉冲呈对数关系。输入脉冲数与输出八位二进制码的关系见图4所示。
图3为本发明实施例锁存、清零波形示意图。当八位锁存器的控制端“LE”上跳变(0→1)时，八位输出信号被送入锁存器，“LE”下跳变(1→0)时，信号锁存输出，适当延时后计数器内部清零，并重新开始计数。因此每来一次LE脉冲，八位输出码就变化一次，锁存脉冲就变化一次，锁存脉冲的周期，即为计数率的单位时间。
图4列出了输入脉冲与输出二进制码的关系。
本发明实施例采用标准3μm CMOS铝栅工艺设计规则，在100级超净厂房进行工艺加工，按照“七专”电子元器件可靠性工作管理办法组织生产，设置了40道工艺流程，并严格控制栅氧化层及多晶硅的等离子刻蚀厚度，以及N沟MOS管和P沟MOS管的开启电压等。
本发明实施例已通过地面单粒子翻转和抗辐照试验，其单粒子翻转率为0，抗辐照指标＞105rad(si)。
本发明与现有技术相比具有结构简单，节省元器件和便于集成化的优点。
权利要求
1.一种对数计数率电路，其中包括二进制计数器、译码器、只读存储器、八位锁存器、D触发器以及或门和与门所组成，其特征在于，其中所述的二进制计数器的各输出端分别与译码器的各输入端相连接，译码器的各输出端分别与只读存储器的各输入端相连接，只读存储器的各输出端分别于八位锁存器的各输出端相连接，八位锁存器的LE端接至一D触发器的CP端，D触发器的O端和R端相连接，在二进制计数器的CR端接有一或门，LE端和只读存储器间串接有一非门。
全文摘要
一种对数计数率电路,其中包括:二进制计数器、译码器、只读存储器、八位锁存器、D触发器以及或门和与门所组成,其中所述的二进制计数器的各输出端分别与译码器的各输入端相连接,译码器的各输出端分别与只读存储器的各输入端相连接,只读存储器的各输出端分别于八位锁存器的各输出端相连接,八位锁存器的LE端接至一D触发器的CP端,D触发器的O端和R端相连接,在二进制计数器的CR端接有一或门。
文档编号G06F7/00GK1254126SQ98124748
公开日2000年5月24日 申请日期1998年11月16日 优先权日1998年11月16日
发明者朱光武, 梁金宝, 王世金, 翟应应, 张微, 孙越强, 李宏, 黄红锦, 吴洪钟, 肖锡东, 张骅忠, 尹秋岩 申请人:中国科学院空间科学与应用研究中心