专利名称：电容系统的有源加速放电的制作方法
技术领域：
本发明一般涉及电子系统中的电容放电，更具体来说，涉及在系统电源暂时中断期间、快速释放遗留在计算机系统中的电荷的一种电路。
基于微处理器的计算系统被广泛应用于个人、商业、科学和行政管理等部门。这些机器的性能价格比在九十年代已经发生了如此戏剧性的改进，使得基于微处理器的计算机现在用于以前为工作站和主机保留的任务，例如性能要求高的应用和大型网络控制器。顾客对这些机器日益增加的期望迫使个人计算机和其他类似的基于微处理器的机器的制造商把更多的注意力放在可靠性问题上。依靠基于微处理器的机器来运行整个网络，维护包括计算报表、可接收帐目、可支付帐目的财务信息和其他功能的顾客，基本上都要求零停机时间。
许多现代的计算机系统都包括电源管理模块，最小化并监控计算机系统消耗的功率。电源管理模块的功能包括，如果在某个指定的时间内，某个特定的设备没有动作，则使某些系统部件处于低功率或等待模式。虽然能指望这些模块有效地减少高性能计算机系统所消耗的大量功率，但电源管理系统却增加了计算机系统的复杂性。除了电源管理系统，典型的计算机系统除了由微处理器及其支持设备组成的核心电路之外，还包括若干不同的子系统。这些核心系统和子系统中的每一个都包含上千个逻辑门，由互连结构的网络互相连接。可靠操作要求每个系统及其部件在某个已知的状态下被初始化或启动。一旦到达某个已知的状态，就可以操作并监视计算机系统的输入和输出，使计算机系统以一种可预测的方式从一个已知的状态转移到下一个已知的状态。计算机系统的可预测性是任何状态机的一个基本特征，并且显然是可靠性操作的一块基石。
然而，如果在到达某个已知或初始状态之前操作计算机系统，就可能失去预测性。计算机系统可能不留意和不情愿地被迫通过各种机制进入某个未知的或不确定的状态。一种较为普遍发生的情况是，当电源的电压短暂或临时中断时，可能会严重地破坏计算机系统的各个模块。计算机系统稳压电源的线路干扰和其他相当短暂的中断都可能迫使系统进入某个未知的状态，在系统达到某个适合关闭的条件之前初始化加电程序。由于有时和计算机系统连接的大系统和大电容，存储在系统中的能量或电荷可能需要一个较长的时间才能达到零功率或“关闭”状态。如果出现一个比较短暂的线路干扰，在计算机已经达到一个稳定状态条件之前，启动加电程序是完全可能的。在这些情况下，当加电程序启动时，计算机系统可能处于基本上是无限个状态中的任何一个。从在这些情况下启动的加电程序的操作中达到的计算机系统的状态可能是不可预测的。这种不可预测性对计算机系统的用户和制造商提出了一系列的可靠性问题，尤其是考虑到电源供电中断和外部线路干扰的必然性，这通常超出了计算机用户和制造商的控制范围。因此，确实很需要提供这样一种实际的解决方案，无论何时遇到明显的线路干扰，都能帮助计算机系统取得零功率的条件。
上述问题主要用一个电路来解决，该电路提供了一个从Vcc到地的低阻抗路径，一旦检测到Vcc信号已经降到某个标定的电压以下，就激活该电路。在正常操作期间，本发明的电路在Vcc和地之间基本维持一个开路。当该电路检测到一个不可接受的Vcc下降时，驱使Vcc和地之间的输出级达到某个低阻抗的条件，以便快速消除系统的各种部件中所存储的电荷。无论是集成到系统的电源中，还是装入系统的主板，本发明都能保证在电源停止供电之后，系统部件将很快置为0伏，使以下危险达到最小在一个或多个部件处于某个不确定状态时，系统就启动起来。
概括地说，本发明打算用一个有源电路来快速释放存储在电容系统中的能量。该电路包括可变阻抗电路、电压检测器和延时电路。可变阻抗电路包括一个可变阻抗输出路径，配置连接在电容系统的Vcc总线和地之间。电压检测器电路包括连接Vcc总线的输入端和连接可变阻抗电路输入的输出端。电压检测器电路被配置来维持高阻抗条件中的可变阻抗输出路径，而Vcc电压保持在某个预定的最小值之上。延时电路连接可变阻抗电路的输入，并被配置为能在Vcc总线的电压降到预定的最小值以下之后，将可变阻抗输出路径在低阻抗条件下维持一段时间。
在本发明的一个实施例中，可变阻抗电路包括第一晶体管，该晶体管包含一个输入终端以及第一和第二输出终端。在这个实施例中，第一晶体管的输入终端连接可变阻抗电路的输入。而第一晶体管的第一和第二输出终端分别连接Vcc总线和地。可变阻抗输出路径包含第一终端和第二输出终端之间的一个路径。第一晶体管最好是一个双极晶体管，而且最好还是npn双极晶体管，其中，晶体管的基极用做输入端，而发射极和集电极分别用做第一晶体管的第一和第二输出端。在npn实施例中，可变阻抗输出路径被维持在高阻抗条件，除非晶体管的基极-发射板结被正向偏压。在该实施例中，电压检测器电路的输出防止基极-发射极结成为正向偏置，而Vcc总线的电压保持在预定的最小值之上。
在当前的最佳实施例中，电压检测器电路包含第二晶体管和电平移动电路。电平移位电路连接Vcc总线并且串联在Vcc总线和第二晶体管的输入端之间。第二晶体管最好是一个双极晶体管，其基极做为电压检测器电路的输入端，而集电极做为其输出端。在该实施例中，电平移位电路最好包含第一电阻，连接Vcc并串联一个或多个二极管。在一个替换实施例中，第二晶体管是一个MOS晶体管，其栅极做为第二晶体管的输入端，而漏极和源极作为输出端。在该实施例中，电平移位电路包含一个分压电路，该电路又包含连接在Vcc和电平移位电路的输入端之间的第一电阻，以及连接在电平移位电路的输入端和地之间的一个分压电阻。
延时电路最好包含第二和第三电阻以及一个电容器。第二电阻适合于连接在Vcc总线和延时电路的延迟节点之间。第三电阻连接在延迟节点和可变阻抗电路的输入之间。电容器最好连接在延迟节点和地之间。在对各类应用都有用的一个实施例中，与对电容器放电有关的时间常数约为2ms以上。在一个这样的实施例中，电容器的电容量最好在约为100-1000μF的范围内。
本发明还进一步包含一个计算机系统，该计算机系统包含机箱、安装到机箱中的电源装置、印刷电路板以及有源放电电路。电源装置包含被配置来接收外部提供的行电压的一个输入，以及被配置来在电源装置的输入端存在行电压时产生Vcc信号的一个输出。印刷电路板包含若干被连接到该板上的集成电路。这些集成电路中的每一个都连接Vcc总线和接地总线。Vcc总线被配置来接收由电源装置产生的Vcc信号。有源放电电路包含可变阻抗电路、电压检测电路和存储能量电路。可变阻抗电路包含被配置来连接在Vcc总线和地之间的可变阻抗输出路径。电压检测电路包含连接Vcc总线的一个输入端，以及连接到可变阻抗电路的输入的一个输出端。电压检测电路被配置来将可变阻抗输出路径维持在某个高阻抗条件，而Vcc总线则保持在某个预定的最小电压值之上。存储能量电路连接可变阻抗电路的输入端，并且被配置来在Vcc总线降到某个预定的最小值电压以下之后、将可变阻抗输出路径在某个低阻抗条件下维持一段时间。印刷电路板最好是系统的母板。在一个实施例中，有源放电电路被集成在电源装置中，而在一个替换的实施例中，有源放电电路则被配置在母板中。
本发明还进一步引出一个电源装置。该装置被设计来用在计算机系统中，包含一个输入端，被配置来接收外部提供的行电压，例如在美国一般都能找到的120伏60Hz的交流电压。电源进一步包含被配置来连接系统的Vcc总线的一个输出端口。电源装置被配置来当输入端出现行电压时、在输出端产生Vcc信号。通常，Vcc信号是在约3-12伏范围内的直流电压。本发明的电源进一步包含有源放电电路，该电路包含可变阻抗电路、电压检测电路和延时电路。可变阻抗电路包含连接输出端的可变阻抗输出路径。电压检测电路包含被配置来接收Vcc信号的一个输入端，以及和可变阻抗电路的一个输入连接的输出端，其中，电压检测电路被配置来将可变阻抗输出路径维持在某个高阻抗条件，而Vcc信号则保持在某个预定的最小电压值上。存储能量电路连接可变阻抗电路的输入端，并且被配置来在Vcc信号降到预定的最小电压值以下时、用某个低阻抗条件维持可变阻抗输出路径一段时间。电源的最佳实施例被配置来接收输入端的120伏交流信号，并且用约5伏范围内的标称值来产生一个直流信号。在用于低功率系统的电源的一个实施例中，电源被配置到用约3.3伏范围内的标称值来产生一个直流信号。
通过参照附图阅读以下详细说明书，本发明的其他目的和优点将更加显而易见。附图为
图1是根据本发明的有源放电电路的框图；图2A和2B是图1有源放电电路中的可变阻抗电路的替换电路说明；图3A和3B是用在图1有源放电电路中的电压检测电路的替换电路实施例；图4是根据本发明的延时电路的电路图；图5是根据本发明的有源放电电路现有最佳实施例的一个线路图；图6是包括本发明的有源放电电路的计算机系统的一个剖视图；图7是包含本发明的有源放电电路的母板的一个简化框图；以及图8是包含本发明的有源放电电路的电源的简化图。
因为本发明容易受到各种修改和替换形式的影响，将通过附图中例子的方式给出特定的实施例并且加以详细描述。然而，应该知道，这里所提供的附图和详细描述并不打算将本发明限制在所介绍的特定实施例，相反，目的是要覆盖落在本发明的精神和范围内的所有修改、等价物和替换物，正如附加的权利要求书中所定义的那样。
现在看附图，图1是根据本发明的有源放电电路100的一个说明示意图，该电路用于释放积存在例如计算机这样的一种电容电子系统中的能量。放电电路100包含可变阻抗电路102、电压检测电路104以及延时电路106。可变阻抗电路102包含输入终端103和可变阻抗输出路径105。输出路径105被配置来连接在相关电子系统的Vcc电源总线108和接地总线110之间。电压检测电路104包含被配置来连接在Vcc总线108的输入终端111，以及连接可变阻抗电路102之输入终端103的输出终端113。电压检测电路104被设计来用高阻抗条件维持可变阻抗输出路径105，而Vcc总线108的电压信号依然保持在某个给定的最小值之上。延时电路106包含被配置来连接Vcc总线108的输入终端107，以及连接可变阻抗电路102之输入终端103的输出终端109。延时电路106被设计来存储足够的能量，使得该电路能在Vcc总线108上的电压降到指定的最小值之后，迫使可变阻抗输出路径105在低阻抗条件下维持指定的一段时间。
在上述的方法中，可变阻抗输出路径105维持在某个高阻抗的条件下，只要Vcc电压保持在规格说明之内。如果合理设置指定的最小值，就能安全保证，如果Vcc电压落到所说明的最小值以下，就已经发生电源停止供电或线路干扰。在这些情况下，有源放电电路100产生从Vcc到地的一个低阻抗路径，存储在系统中的电荷就可以通过该路径快速放电。存储电荷的快速消除是非常合乎需要的，因为造成Vcc电压降的电源停电和线路干扰情况可能只持续很短的一段时间。如果在电源恢复之前，系统的电荷没有被消除，则系统可能在其中的某些模块或设备处于一个不确定的状态时就启动，这可能导致不可预测的系统行为。为了最大程度地减少这种可能性，本发明提出了一种有效的装置，该装置一旦检测到电源失败条件，就能对系统快速放电。
现在看图2A和2B，给出了可变阻抗电路102的替换实施例。在图2A中可变阻抗电路102包含被制造成为一个npn双极晶体管的第一晶体管121，其基极用做输入终端120，而集电极122和发射极124用做第一晶体管121的输出终端。熟悉晶体管操作的人员应知道，集电极-发射极路径阻抗的变化取决于基极-发射极结的状态。如果以足够的基电流使基极-发射极结正向偏置，则集电极-发射极的阻抗将显著降低。反之，如果基极-发射极结脱离正向偏置的条件，则集电极-发射极的阻抗将显著增加。因此，从集电极122到发射极124的路径是图1所示的可变阻抗输出路径105，该路径的阻抗受第一晶体管121的基极-发射极结的状态所控制。通常，该结以足以产生显著的集电极电流的一个电流正向偏置时，该npn基极-发射极电压约为0.6伏。因此，需要将第一晶体管121的输入终端120维持在约少于0.6伏的电压，以便在电子系统的Vcc总线108和接地总线110之间维持某个高阻抗条件。
简要看一下图2B，该图给出可变阻抗电路102的一个替换实施例，该实施例在晶体管121中加入了MOS技术。在该实施例中，可变阻抗电路102之输入终端103连接用做第一晶体管121的n-沟道增强MOS晶体管的栅极120，而漏极122和源极124则分别用做第一和第二输出终端。众所周知，源极接地并且以栅极作为输入的MOS晶体管的输出阻抗受门电压值影响很大。如果在MOS晶体管的栅极维持一个超出阈值电压(通常在约为0.7V的范围内)的电压，则在源极122和漏极124之间的硅-氧化物接口上产生一个低阻抗沟道。如果栅极电压(相对于源极)被降低到小于该阈值电压，表面电荷消除，留下高阻抗以及从源到漏极的基本开路。在图2A所示的双极实施例或图2B所示的MOS实施例中，有时要求从第一输出终端122到第二输出终端124的输出路径105至少在短期内处理一个相当大的电流，当电源第一次消失或重新启动时。因此，在最佳实施例中的第一晶体管121应该被设计来处理最大的输出电流，范围约在2-5A而持续时间至少约5ms。在图2A和2B所示的实施例中，第一输出终端122直接连接Vcc电源总线108，而第二输出终端124接地。
现在看图3A和3B，该图给出了电压检测电路104的双极和MOS替换方案。在图3A中，所示的电压检测电路104包含连接第一电阻132的输入终端130，第一电阻132串联电平移位器电路134和第二晶体管136的基极138。电平移位器电路134包含一个或多个串联的二极管。在电平移位器电路134上施加一个足够的正向偏压，该电路对出现电压变化的电压源进行复制，并且该压降，对第一数量级，独立于电流。第二晶体管136的发射极142接地，而收集电极140连接电压检测器104的输出终端113。电压检测器电路104的输出终端113连接可变阻抗电路102的输入端103。如图3A所示的电压检测器电路104被设计来检测在Vcc电压中相当细微的下降，通过将第二晶体管136的基极-发射极结偏置到“just on”条件。更具体来说，一旦建立Vcc的一个最小标定值，就可以确定用于电平移位器电路134中的二极管的适当数目。通过每个二极管增加约0.6V的正向偏压，应该知道，节点139必须被维持在约0.6(N+1)V(这里的N等于电平移位器电路134中二极管的数目)的电位上，以便正向偏置第二晶体管136的基极-发射极结。通过适当选择N的值，就可以得到接通晶体管136所需的节点139上的最小电压值。这个最小节点电压表示电路100的敏感性。如果选择较多数目的二极管，节点139上的临界电压将增加，并且电路100对于Vcc总线信号的下降将更加敏感。在一个实施例中，例如，额定5V信号被提供给Vcc总线108并且电平移位器电路134包含5个二极管。从发射极142到节点139将晶体管136的输出路径维持在低阻抗状态所需的电压约为3.6V(根据5个二极管中每个二极管正向偏置结电压以及第二晶体管136的正向偏置基极-发射极结的0.6V额定值)。只要Vcc信号超出约3.6V，第二晶体管136就处于“on”条件，并且假定适当设计好输入电路(即，为第一晶体管132选择一个合适的值)，基电流足以驱动第二晶体管136进入一个饱和条件，这时的集电极-发射极电压约为0.2V。在一个实施例中，Vcc的额定值为5V，电平移位器电路134包含5个二极管，为确保第二晶体管136饱和并且集电极电压约为0.2V所需的第一电阻132的合适的值最好在约200-600的范围内。将第二晶体管136所产生的集电极电压连接到电压检测器电路104的输出端113和可变阻抗电路102的输入端103，防止第一晶体管121的基极-发射极结成为正向偏置，并且在高阻抗条件下维持输出路径105。如果Vcc电压充分下降，使得节点139的电压降到3.6V以下，第二晶体管136将关闭，并且其集电极140将有效地从发射极142断开，这样就允许可变阻抗电路102的输入端103正向偏置第一晶体管121的基极-发射极结，并且在Vcc总线110和接地总线108之间的输出路径105上建立某个低阻抗条件。电压检测器电路的敏感性通过调节电平移位器电路134中的二极管的数目N来控制。N的增加导致电压检测器电路104用Vcc总线108上电压的较小下降来关闭第二晶体管136，而N的减少导致电路更能容忍Vcc馈送电压的变化。由于许多系统注明电源允许变化的范围多达10％，电压检测器电路104的敏感性最好被安排为能容忍至少10％的Vcc电压的变化，最好在约15％-25％的范围内。超出这些宽大限制的任何Vcc变化，几乎能肯定说明电源的临时停电或线路干扰，并且将导致这里所提供的快速放电电路的操作。
现在来看图3B，该图给出电压检测器电路104的一个替换实施例，在该电路中，第二晶体管136实现为MOS晶体管，图3A的电平移位器电路134包含分压器电路145。分压器电路145包含连接输入端130(配置为连接Vcc总线108)和第二晶体管136的栅极138的第一电阻144。此外，分压电阻146连接在栅极138和接地总线110之间。应该知道，从第二晶体管136的漏极140到源极142的阻抗受作用到栅极138的电压控制。而该门电压又可以通过调节分压电阻146和第一电阻148的比例来操作。在一个最佳实施例中，第二晶体管136被配置作为n沟道的增强型设备，在栅极138上为形成漏极140和源极142之间的一个低阻抗沟道所要求的电压在约0.7V的范围内。小于该电压阈值的任何门电压都不足以建立从漏极140到源极142的一个沟道，使得漏极140基本上是浮动的。任何大于或等于该电压阈值的门电压将接通第二晶体管136，并且，如果适当设计连接漏极140的电路，允许足够的电流从漏极140流到源极142，以便驱动漏极140的电压达到小于约0.2V。因此，如果漏极140用做图3B所提供的电压检测器电路104的输出端113，则以上述对图3A可变阻抗控制的类似方式对可变阻抗电路102的输入端103进行控制。选择第一电阻144(R1)和分压电阻146(Rd)的值，使得Rd/(Rd+R1)*Vccmin约等于第二晶体管136的阈值电压Vt，这里的Vccmin是启用有源放电电路100之前、允许在Vcc总线108上的最小标定电压。作为一个例子，其中额定的Vcc是5V，允许在Vcc总线108上的最小标定电压是3.5V，而第二晶体管136的阈值电压是0.7V，Rd/(Rd+R1)的比例＝0.7/3.5＝1/5并且Rd＝(1/4)R1。利用这些电阻值，第二晶体管的输出阻抗将保持为低阻抗，只要Vcc总线108上的电压保持在3.5V以上。下降到3.5V下的电压将在栅极138上产生一个子-阈值电压，由此将源/漏路径送入高阻抗条件(并且触发第一晶体管121进入低阻抗条件以便对系统快速放电)。应该知道，图3A和3B所提供的电路只不过是合格电压检测器电路104的例子。
现在看图4，该图给出延时电路106的一个最佳实施例。从概念上来说，延时电路被设计来满足两个目的。第一，在电源中断期间，延时电路被设计来提供足够电流或电压的来源(取决于所选的可变阻抗电路102的实施例)，以便将第一晶体管121驱动进入低阻抗条件。其次，当Vcc总线108启动并且电压从0V跃升到其满额定的Vcc值时，延时电路106防止第一晶体管121接通，直到电压检测器电路104能控制可变阻抗电路102。在该最佳实施例中，延时电路106包含第二电阻152，连接在延时电路的输入端151和延迟节点153之间。延时电路的输入端151通常连接延时电路106的输入端107(如图1所示)，而该输入端通常被配置来连接Vcc总线108。第三电阻156连接在延时节点153和输出端158之间，而输出端158通常连接延时电路106的输出端109和可变阻抗电路102的输入端103。延迟电容器154连接在延迟节点153和地之间。如上所述，当Vcc达到或接近其额定值时，电压检测器电路104将可变输出电路102维持在某个高输出阻抗条件。在此期间延迟电容器154被充电，并且延迟节点153维持在分别由第二电阻152和第三电阻156的值所确定的一个初始电压。如果电源随后中断，则电压检测器电路104的输出端113将解除对可变阻抗电路102的输入端103的控制，因为第二晶体管136的输出阻抗接受一个高的条件。(为了此公开的目的，低阻抗条件指约小于100的阻抗，而高阻抗条件则指约大于10K的阻抗)。由此，当没有延时电路106时，可变阻抗电路102的输入端103应该基本上是浮动的。然而，由于存储在延迟电容器154中的电荷不能立即被消除，延迟电路106在电源中断后，具有在一段时间内驱动可变阻抗电路的电位。通过合理设计和延迟电路106有关的RC时间常数，延迟电路106将能够将第一晶体管121维持在“on”状态，足以驱动可变阻抗电路102的输出路径105到某个低阻抗条件一段时间，足以基本上释放存储在系统中的所有电荷。在目前的最佳实施例中，在电源中断、延迟电容器154放电期间，延迟电路106的时间常数约超出2ms。在一种合理的配置中，延迟电容器154的电容量约在100-1000F的范围内，最好约等于或大于400F，而第二晶体管152和第三晶体管156的电阻分别约为50和100。在电源复位条件期间，完全放电延迟电容器154需要一个有限的时间来充电，并且延迟电路106最初不能提供足够的输出电压或电流来驱动可变阻抗电路102的输出路径105到一个低阻抗的条件。当系统电源启动时，需要该结果来防止Vcc总线108和接地总线110并联。如果合理设计延迟电路106的RC常数，在延迟节点153已经达到某个足以驱动可变阻抗电路102的电压之前，电压检测器电路104应该已经控制了可变阻抗电路102的输入端103。
现在看图5，图中给出放电电路100的现有最佳实施例，集成了分别由图2A、3A和图4给出的可变阻抗电路102、电压检测器电路104和延时电路106。熟悉电路操作的人员应该清楚，虽然Vcc总线108的电压被维持在某个预定的最小标定值之上时，第二晶体管136将处于饱和状态，并且图5的节点“A”上的电压将被维持在第二晶体管136的Vcesat(通常约在0.2V以下)。这个电压足以接通第一晶体管121，并且输出路径105被维持在某个高阻抗状态。在此期间，延迟电容器154被充满电，其值约等于Vcc*R3/(R3+R2)，这里的R2和R3分别为第二晶体管152和第三晶体管156的电阻值。如果电源临时掉电，则电压检测器电路104将检测到这个，并且关闭第二晶体管136，由此解除对节点A的控制。这时，延迟电容器154开始通过第三电阻156放电，并且迫使第二晶体管136的基极-发射极结进入正向偏置状态。当延迟电路106正在放电时，输出路径105将被维持在低阻抗状态，为快速对系统放电提供一个载体，并且使所有的系统模块和设备快速返回到已知的停电状态(即0V)。在最佳实施例中，为第一晶体管121指定的最大峰值输出电流超出2A，以便适应在系统放电期间可能从Vcc总线108流到地的潜在的大电流。在快速释放系统的能量之后，当电源复位时将出现功率跃升。在电源功率跃升的初始状态期间，延迟电容器154将没有足够的电荷来正向偏置第一晶体管121的基极-发射极结，由此输出路径105在电源跃升期间将被维持在所要求的高阻抗条件。在延迟电容器154得到足够的电荷(以及相应的电压)来驱动第一晶体管121之前，电压检测器电路104将控制节点A，以便防止随后对第一晶体管121的任何接通，除非直到实现了随后的功率下降。
现在看图6，该图给出根据本发明的计算机系统160的一个简化剖视图。计算机系统160包含安装印刷电路卡164和电源166的一个内部接口的机箱162。印刷电路卡164包含连接到印刷电路板169的若干个集成电路168。基于微处理器的计算机系统的母板是印刷电路卡164的一个适当的例子。印刷电路卡164进一步包含连接每一个集成电路设备168的Vcc总线108和接地总线110。电源166包含一个输入端口180，被配置来接收外部提供的行电压，例如由美国大多数电源插座产生的120V交流信号，并且进一步被配置来在电源的输出端口182(图6中未示出)上传送地信号和Vcc信号。由电源166产生的Vcc和地信号通过导体171适当地路由到印刷电路卡164，再分别被应用于Vcc总线108和接地总线110。计算机系统160进一步包含上述的有源放电电路100。看图7和图8，给出计算机系统160中有源放电电路100的替换实施方案。在图7中，有源放电电路位于印刷电路卡164上，并且连接在Vcc总线108和接地总线110之间。熟悉基于微处理器的计算机设计的人员应该知道，在典型的计算机系统160的机箱162内可以安装多个例如电路卡168这样的印刷电路卡。在系统160的一个实施例中，放电电路100在电源外面，将有源电路100制作在其上的印刷电路卡168最好是计算机系统的母板。在图8所示的另一个替换的设计配置中，有源放电电路100被放在电源166中。在图8所示的简图中，电源166包含一个输入端口180，用来接收外部提供的行信号，并且与产生不规则直流电压的无源滤波电路182连接，该直流电压随后被提供给图8中的模块186指示的有源滤波器和稳压电路。模块186的电路被设计来进一步稳定由无源电路182提供的直流电压，并且将无源电路182产生的直流电压的额定值降低到能和计算机系统160的集成电路168兼容的水平。在用于数字集成电路的大安装基的一个实施例中，电源166产生的Vcc信号具有5V的额定值。在需要不断增加高性能、降低功率消耗的系统的替换实施例中，Vcc信号的额定值为3.3V。而且应该知道，可以很容易地得到其他实施例，产生具有不同于上述各个实施例所说明的值的额定值的Vcc信号。电路186的输出(即Vcc信号和接地总线)通过有源放电电路100连接并路由到输出端182，该输出端被设计来连接例如Vcc总线108这样的电源总线以及例如计算机系统160的接地总线110这样的接地总线。
本领域内熟练技术人员应该很清楚，本发明提出了一个能提高系统可靠性的电路，该电路在遇到临时停电或线路干扰时能保证快速消除存储在系统中的电荷。应该理解，在详细说明和附图中所介绍的本发明的形式仅仅是作为最佳实施例提出来的。目的是通过下面权利要求书的解释来广泛地包含已公开的最佳实施例的所有变化。
权利要求
1.一种有源电路，用于快速释放存储在电容系统中的能量，所述电路包括可变阻抗电路，包含被配置连接在所述电容系统的Vcc总线和地之间的可变阻抗输出路径；电压检测电路，包含连接所述Vcc总线的一个输入以及连接所述可变阻抗电路输入的一个输出，其中，所述电压检测电路被配置来将所述可变阻抗输出路径维持在高阻抗条件下，而所述Vcc总线的电压保持在某个预定的最小值之上；以及延时电路，连接所述可变阻抗电路的所述输入，并且被配置来在所述Vcc总线的电压降到所述预定的最小值以下时，在一段时间内，将所述可变阻抗输出路径维持在低阻抗条件下。
2.权利要求1的电路，其中所述可变阻抗电路包含第一晶体管，该晶体管包含一个输入端以及第一和第二输出端，其中，所述第一晶体管的所述输入端连接所述可变阻抗电路的所述输入，并且所述第一晶体管的所述第一和第二输出端分别连接所述Vcc总线和地，使得所述可变阻抗输出路径包含所述第一输出端和所述第二输出端之间的一个路径。
3.权利要求2的电路，其中，所述第一晶体管包含一个双极晶体管，并且所述输入端包含所述第一晶体管的基极，所述第一和第二输出端分别包含所述第一晶体管的集电极和发射极。
4.权利要求3的电路，其中，所述第一晶体管包含一个npn双极晶体管，其中，所述可变阻抗输出路径被维持在所述高阻抗条件下，除非所述晶体管的基极-发射极结被正向偏置。
5.权利要求4的电路，其中所述电压检测电路的所述输出防止所述基极-发射极结成为正向偏置，而所述Vcc总线保持在所述预定最小值。
6.权利要求1的电路，其中，所述电压检测电路包含第二晶体管和电平移位电路，所述电平移位电路连接所述Vcc总线，并且串联在所述Vcc总线和所述第二晶体管的输入端之间。
7.权利要求6的电路，其中，所述第二晶体管包含一个双极晶体管，所述第二晶体管的基极包含所述第二晶体管的所述输入端，而集电极包含所述电压检测电路的所述输出。
8.权利要求7的电路，其中，所述电平移位电路包含连接所述Vcc总线并串联若干二极管的第一电阻。
9.权利要求6的电路，其中，所述第二晶体管包含一个MOS晶体管，并且其中所述第二晶体管的栅极包含所述第二晶体管的所述输入端。
10.权利要求9的电路，其中，所述电平移位电路包含连接在所述Vcc总线和所述电平移位电路的所述输入端之间的第一电阻，以及连接在所述电平移位电路的所述输入端和地之间的分压电阻。
11.权利要求1的电路，其中，所述延时电路包含第二和第三电阻和一个电容器，其中所述第二电阻连接在所述Vcc总线和所述延时电路的一个延迟节点之间，所述第三电阻连接在所述延迟节点和所述可变阻抗电路的所述输入之间并且所述电容器连接在所述延迟节点和地之间。
12.权利要求11的电路，其中，和释放所述电容器电荷相关的时间常数约超出2ms。
13.权利要求12的电路，其中，所述电容器的电容约在100-1000uF的范围内。
14.一种计算机系统，包括一个机箱；安装在所述机箱上的一个电源装置，所述电源装置包含被配置来接收行电压的一个输入，以及当所述电源装置的输入出现所述的行电压时被配置来产生Vcc信号的一个输出；一个印刷电路卡，包含连接到一个印刷电路板的若干集成电路，连接每个所述集成电路的Vcc总线，其中，所述Vcc总线被配置来接收由所述电源装置产生的所述Vcc信号；以及一个有源放电电路，包含可变阻抗电路，包含被配置连接在所述Vcc总线和地之间的可变阻抗输出路径；电压检测电路，包含连接所述Vcc总线的一个输入以及连接所述可变阻抗电路输入的一个输出，其中，所述电压检测电路被配置来将所述可变阻抗输出路径维持在高阻抗条件下，而所述Vcc总线的电压保持在某个预定的最小值之上；以及存储能量电路，连接所述可变阻抗电路的所述输入，并且被配置来在所述Vcc总线的电压降到所述预定的最小值以下时，在一段时间内，将所述可变阻抗输出路径维持在低阻抗条件下。
15.权利要求14的计算机系统，其中，所述印刷电路卡包含一块母板，该母板包含一个中央处理机。
16.权利要求14的计算机系统，其中，所述有源放电电路被集成在所述的电源装置中。
17.权利要求14的计算机系统，其中，所述有源放电电路被安装在所述的母板上。
18.一种电源装置，包括一个输入端口，被配置来接收外部提供的行电压；一个输出端口，被配置连接计算机系统的Vcc总线，其中，所述电源装置被配置来当所述的输入端口出现所述的行电压时，在所述的输出端口上产生一个Vcc信号；以及一个有源放电电路，包括一个可变阻抗电路，包含通过所述输出端口连接的可变阻抗输出路径；一个电压检测电路，包含被配置来接收所述Vcc信号的一个输入以及连接所述可变阻抗电路输入的一个输出，其中，所述电压检测电路被配置来将所述可变阻抗输出路径维持在高阻抗条件下，而所述Vcc信号保持在某个预定的最小值电压之上；以及一个存储能量电路，连接所述可变阻抗电路的所述输入，并且被配置来在所述Vcc信号降到所述预定的最小值电压以下时，在一段时间内，将所述可变阻抗输出路径维持在低阻抗条件下。
19.权利要求18的电源，其中，所述电源被配置来接收所述输入端口上的120V交流信号，并且所述Vcc信号包含一个直流信号，其中，所述Vcc信号的额定值约在5V的范围内。
20.权利要求18的电源，其中，所述电源被配置来接收所述输入端口上的120V交流信号，并且所述Vcc信号包含一个直流信号，其中，所述Vcc信号的额定值约在3.3V的范围内。
全文摘要
快速释放电容系统能量的有源电路,包括可变阻抗电路、电压检测器和延时电路。可变阻抗电路包含可变阻抗输出路径,连接在Vcc总线和地之间。电压检测电路包含连接Vcc总线的输入端和连接可变阻抗电路输入端的一个输出端。电压检测电路将可变阻抗输出路径维持在高阻抗,延时电路连接可变阻抗电路的输入端,在Vcc总线电压降到最小值以下时,将可变阻抗输出路径维持在低阻抗。
文档编号G06F1/30GK1250172SQ99120559
公开日2000年4月12日 申请日期1999年9月29日 优先权日1998年10月2日
发明者盖德·R·戈拉米, 郭·H·帕姆 申请人:国际商业机器公司