时间服务器的制造方法
【技术领域】
[0001]本发明属于嵌入式计算机系统的时间服务器领域，涉及一种时间服务器，尤其涉及一种具有准确校时、提供闻精度时间功能的时间服务器。
【背景技术】
[0002]时间服务器为整个系统提供精确的时间，系统对时间准确性的要求越来越高，各个分系统需根据主系统提供的时间记录日志，执行任务等，各个分系统互相通信也需要带有时间戳，因此，一个高精度时间服务器的研发非常有必要。
【发明内容】
[0003]为了解决【背景技术】中存在的上述技术问题，本发明提供了一种能满足嵌入式系统对高精度时间的要求、具有准确校时以及可提供高精度时间功能的时间服务器。
[0004]本发明的技术解决方案是:本发明提供了一种时间服务器，其特殊之处在于:所述时间服务器包括FPGA、物理计数器、恒温晶振、FC总线以及电池；所述物理计数器以及恒温晶振分别通过FPGA接入FC总线；所述电池与物理计数器相连。
[0005]上述FPGA包括GPS时间输入端、时间输出端以及用于对输入时间进行校正的校时功能模块；所述物理计数器、恒温晶振以及GPS时间输入端分别接入校时功能模块；所述校时功能模块通过时间输出端接入FC总线。
[0006]上述FPGA还包括与校时功能模块相连的手动时间输入端。
[0007]上述时间服务器还包括485通讯接口 ；所述时间输出端通过485通讯接口与FC总线相连。
[0008]上述恒温晶振的精度是0.05ppm。
[0009]一种基于如上所述的时间服务器的时间提供方法，其特殊之处在于:所述方法包括以下步骤:
[0010]I)系统上电，由物理计数器向FPGA提供初始时间，并且开始计时；
[0011]2)判断是否收到由GPS时间输入端提供的GPS时间；若否，则按照步骤I)中的方式计时；若是，则进行步骤3);
[0012]3)由恒温晶振判断GPS时间是否有效，若有效，则由FPGA根据自身时间与GPS时间的快慢进行校时；若无效，则不进行校时，继续执行步骤3)直至GPS时间有效；
[0013]4)将由FPGA进行校时后的时间发送至FC总线。
[0014]上述GPS时间包括时间信息以及秒脉冲；所述秒脉冲一直为低，为高时有效；所述秒脉冲的下降沿发送时间信息。
[0015]上述步骤3)中由恒温晶振判断GPS时间是否有效的具体实现方式是:
[0016]a)接收GPS时间；
[0017]b)根据GPS时间的帧格式，解析数据帧，去掉帧中的开始位、检验位以及停止位，把有效数据存储到固定的寄存器中，由FPGA从存储有有效数据的寄存器中读取有效时间；
[0018]c)由恒温晶振对相邻两次GPS时间的秒脉冲间隔中的误差进行周期计数；若晶振的周期计数的误差超过10次，则GPS时间无效；若晶振的周期计数的误差不高于10次，则GPS时间有效。
[0019]上述步骤3)中由FPGA进行校时的具体实现方式是:
[0020]a)获取FPGA内部校时功能模块的时间与接收到的GPS时间中有效时间的差值；
[0021]b)若FPGA内部校时功能模块的时间比GPS时间中有效时间慢，则逐步加快FPGA内部校时功能模块的时间，直至FPGA内部校时功能模块的时间与GPS时间中有效时间一致；若FPGA内部校时功能模块的时间比GPS时间中的有效时间快，则逐步减缓FPGA内部校时功能模块的时间，直至FPGA内部校时功能模块的时间与GPS时间中的有效时间一致。
[0022]本发明的优点是:
[0023]本发明所提供的时间服务器是系统刚上电时，由物理计数器向时间服务器提供初始时间，物理计数器上有电池供电，在系统下电后仍能保持时间；没有收到GPS时间时，时间服务器以物理计数器提供的时间为基准，开始计时；接受到GPS时间后，根据高精度的恒温晶振判断GPS时间是否有效，如果无效，则不进行校时；如果有效，根据与GPS时间的差值调整本身计数的快慢，校时过程保证时间是连续的；校时后的时间通过485接口周期的发送到FC总线上，供整个系统使用。本发明采用物理计数器实现服务器的初始时间设置；采用标准电平方式硬件解析接受GPS的时间；FPGA内部实现GPS时间接受功能、手动输入时间功能、校时功能以及时间输出功能；校时功能会根据与GPS时间的差距自动调快或调慢，不会出现时间跳变或时间回退。本发明具有具有硬件设计简单，工作稳定等特点。
【附图说明】
[0024]图1是本发明所提供的时间服务器的结构框图；
[0025]其中:
[0026]1-FPGA ;2_物理计数器；3_电池；4_晶振；5_FC总线。
【具体实施方式】
[0027]参见图1，本发明提供了一种时间服务器，该时间服务器包括FPGA1、物理计数器2、晶振4、FC总线5以及电池3 ;物理计数器2以及晶振4接入FPGA1，FPGAl与FC总线5相连；电池3与物理计数器2相连。
[0028]FPGAl包括GPS时间输入端、时间输出端以及用于对输入时间进行校正的校时功能模块；物理计数器2、晶振4以及GPS时间输入端分别接入校时功能模块；校时功能模块通过时间输出端接入FC总线5。
[0029]FPGAl还包括与校时功能模块相连的手动时间输入端。
[0030]时间服务器还包括485通讯接口 ；时间输出端通过485通讯接口与FC总线5相连。
[0031]晶振4是恒温晶振，晶振的精度是0.05ppm。在I秒钟的间隔中，恒温晶振的周期计数误差不超过5次。如果两次GPS时间的秒脉冲间隔中，恒温晶振的周期计数误差超过10次，说明GPS时间不稳定，不采用GPS时间校时；如果误差在10次以内，GPS时间稳定有效。
[0032]同时，本发明还提供了一种如前所公开的时间服务器的时间提供方法，该方法包括以下步骤:
[0033]I)系统上电，由物理计数器2向FPGAl提供初始时间，并且开始计时；
[0034]2)判断是否收到由GPS时间输入端提供的GPS时间；若否，则按照步骤I)的方式计时；若是，则进行步骤3);GPS时间包括时间信息以及秒脉冲；秒脉冲一直为低，为高时有效；秒脉冲的下降沿发送时间信息。
[0035]3)由恒温晶振4判断GPS时间是否有效，若有效，则由FPGA中的校时功能模块根据自身时间与GPS时间的快慢进行校时；若无效，则不进行校时，继续执行步骤3)直至GPS时间有效；
[0036]其中:
[0037]由晶振4判断GPS时间是否有效的具体实现方式是:
[0038]a)接收GPS时间；
[0039]b)根据GPS时间的帧格式，解析数据帧，去掉帧中的开始位、检验位以及停止位，把有效数据存储到固定的寄存器中，由FPGAl从存储有有效数据的寄存器中读取有效时间；
[0040]c)由恒