选地，第一噪声电阻ROl和第二噪声电阻R02的有相同的阻值。
[0031] 在本实施例中，热噪声的放大倍数根据如下公式进行计算： D
[0032] A = \ + -r- ·, 火2
[0033] 其中，A为热噪声的放大倍数，R1为第一反馈电阻Rl的阻值，R2为第二反馈电阻 R2的阻值。
[0034] 请一并参考图3,图3是图1中低频时钟发生器的一实施例的电路原理图。如图3 所示，低频时钟发生器12包括震荡器121、电流镜122、耦合电容123、放大器124和缓冲器 125。
[0035] 在本实施例中，振荡器121用于产生重复的信号，例如重复的正弦波或方波信号 等等。
[0036] 在本实施例中，电流镜122用于向振荡器121提供电流以驱动振荡器121工作。 具体来说，电流镜122包括第一 PMOS管ΡΜ0、第二PMOS管PMl以及电流源IREF，其中第一 PMOS管PMO的源极和第二PMOS管PMl的源极与第一工作电压VDD连接，第一 PMOS管PMO 的栅极和第二PMOS管PMl的栅极以及第一 PMOS管PMO的漏极与电流源IREF的正极连接， 电流源IREF的负极与第二工作电压VSS连接，第二PMOS管PMl的漏极与振荡器121的输 入端IN连接。
[0037] 在本实施例中，耦合电容123用于将图2中运算放大器Ul输出的噪声信号VN耦 合至电流镜122。具体来说，耦合电容123的一端与图2中运算放大器Ul的输出端连接，另 一端与第一 PMOS管PMO和第二PMOS管PMl的栅极的连接，以将图2中运算放大器Ul输出 端输出的噪声信号VN耦合至第一 PMOS管PMO和第二PMOS管PMl的栅极上，并对第一 PMOS 管PMO和第二PMOS管PMl的栅极电压产生扰动，从而将噪声信号叠加至电流镜122向调制 振荡器121提供的电流中，也即将噪声信号叠加至流入调制振荡器121的输入端IN的电流 中，以实现对振荡器121的偏置电流的调制，从而提高振荡器121的输出端OUT输出信号的 随机性抖动。
[0038] 在本实施例中，放大器124用于对振荡器121的输出端OUT输出的信号进行放大， 并通过缓冲器125的缓冲处理后，在缓冲器125的输出端输出耦合有噪声信号的低频时钟 信号。具体来说，放大器124包括第三PMOS管PM2和NMOS管ΝΜ0,第三PMOS管PM2的源极 与第一工作电压VDD连接，第三PMOS管PM2的栅极与电流源IREF的正极连接，振荡器121 的输出端OUT与NMOS管NMO的栅极连接，NMOS管NMO的源极与第二工作电压VSS连接， NMOS管NMO的漏极分别与第三PMOS管PM2的漏极和缓冲器125的输入端连接，缓冲器125 的输出端输出耦合有噪声信号的低频时钟信号。
[0039] 在其它实施例中，图2中运算放大器Ul输出的噪声信号VN也可以通过耦合电容 123耦合至振荡器121，具体来说，图2中运算放大器Ul输出的噪声信号VN也可以通过耦 合电容123耦合至第二PMOS管PM2的漏极（也即振荡器121的输入端IN)或振荡器121 的输出端OUT等等。当然，图2中运算放大器Ul输出的噪声信号VN也可以直接耦合至电 流镜122或振荡器121，也即直接耦合至第一 PMOS管PMO和第二PMOS管PMl的栅极、第二 PMOS管PM2的漏极或者振荡器121的输出端等等。本领域技术人员可以理解，通过耦合电 容123进行噪声信号的耦合相比直接耦合来说，不会改变电流镜122的静态工作点，更有利 于低频时钟发生器12稳定工作。
[0040] 请一并参考图4,图4是图1中采样电路的一实施例的电路原理图。如图4所示， 采样电路14为D触发器141。
[0041] 具体来说，D触发器141的时钟端CLK与图3中缓冲器125的输出端连接，用于接 收低频时钟发生器12输出的耦合有噪声信号的低频时钟信号。D触发器141的触发端D与 图1中的高频时钟发生器11连接，用于接收高频时钟发生器11产生的高频时钟信号，D触 发器141的输出端Q输出真随机数信号。
[0042] 本发明的有益效果是：区别于现有技术的情况，本发明的真随机数发生器由噪声 加扰电路产生噪声信号，并将噪声信号耦合至低频时钟信号，进一步根据耦合有噪声信号 的低频时钟信号对高频时钟信号进行采样，以产生真随机数信号。与现有技术相比，本发明 仅需要增加噪声加扰电路即能产生随机性高的真随机数信号，实现简单且以较低的成本即 能满足实际的需求。
[0043] 以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本 发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的 技术领域，均同理包括在本发明的专利保护范围内。
【主权项】
1. 一种真随机数发生器，其特征在于，包括： 高频时钟发生器，用于产生高频时钟信号； 低频时钟发生器，用于产生低频时钟信号； 噪声加扰电路，用于产生噪声信号，并将所述噪声信号禪合至所述低频时钟发生器，所 述低频时钟发生器输出禪合有噪声信号的所述低频时钟信号； 采样电路，用于根据禪合有所述噪声信号的所述低频时钟信号对所述高频时钟信号进 行采样，W产生真随机数信号。
2. 根据权利要求1所述的真随机数发生器，其特征在于，所述低频时钟发生器输出的 禪合有所述噪声信号的所述低频时钟信号，其随机性抖动均方根值为所述高频时钟信号的 时钟周期的5?10倍。
3. 根据权利要求1所述的真随机数发生器，其特征在于，所述噪声加扰电路将噪声信 号禪合至所述低频时钟信号的方式包括直流禪合或交流禪合。
4. 根据权利要求1所述的真随机数发生器，其特征在于，所述噪声信号为所述噪声加 扰电路中的电阻或器件的热噪声经放大处理后得到的信号。
5. 根据权利要求1所述的真随机数发生器，其特征在于，所述噪声加扰电路包括运算 放大器、第一噪声电阻、第二噪声电阻、第一反馈电阻和第二反馈电阻，所述运算放大器的 同相输入端与所述第一噪声电阻的一端连接，所述第一噪声电阻的另一端与参考电压连 接，所述运算放大器的反向输入端与所述第二噪声电阻的一端连接，所述第二噪声电阻的 另一端分别与所述第一反馈电阻和所述第二反馈电阻的一端连接，所述第一反馈电阻的另 一端与所述运算放大器的输出端连接，所述第二反馈电阻的另一端与所述参考电压连接， 所述参考电压为所述运算放大器提供直流偏置电压，所述运算放大器对所述第一噪声电阻 和所述第二噪声电阻的热噪声进行放大，并由所述运算放大器的输出端输出所述噪声信 号。
6. 根据权利要求1-5任意一项所述的真随机数发生器，其特征在于，所述低频时钟发 生器包括振荡器W及向所述振荡器提供电流的电流镜，所述噪声加扰电路输出的所述噪声 信号禪合至所述电流镜或所述振荡器。
7. 根据权利要求6所述的真随机数发生器，其特征在于，所述电流镜包括第一 PMOS管、 第二PMOS管W及电流源，其中所述第一 PMOS管的源极和所述第二PMOS管的源极与第一工 作电压连接，所述第一 PMOS管的栅极和所述第二PMOS管的栅极W及所述第一 PMOS管的漏 极与所述电流源的正极连接，所述电流源的负极与第二工作电压连接，所述第二PMOS管的 漏极与所述振荡器的输入端连接，所述噪声加扰电路输出的所述噪声信号禪合至所述第一 PMOS管的栅极和所述第二PMOS管的栅极、所述第二PMOS管的漏极或所述振荡器的输出端。
8. 根据权利要求7所述的真随机数发生器，其特征在于，所述低频时钟发生器进一步 包括禪合电容，所述噪声加扰电路输出的所述噪声信号经所述禪合电容禪合至所述第一 PMOS管的栅极和所述第二PMOS管的栅极。
9. 根据权利要求8所述的真随机数发生器，其特征在于，所述低频时钟发生器进一步 包括放大器和缓冲器，所述放大器包括第H PMOS管和NM0S管，所述第H PMOS管的源极与 所述第一工作电压连接，所述第H PMOS管的栅极与所述电流源的正极连接，所述振荡器的 输出端与所述NM0S管的栅极连接，所述NM0S管的源极与所述第二工作电压连接，所述NM0S 管的漏极分别与所述第H PMOS管的漏极和所述缓冲器的输入端连接，所述缓冲器的输出 端输出禪合有所述噪声信号的所述低频时钟信号。
10.根据权利要求1所述的真随机数发生器，其特征在于，所述采样电路为D触发器，所 述D触发器的时钟端接收禪合有所述噪声信号的所述低频时钟信号，所述D触发器的触发 端接收所述高频时钟信号，所述D触发器的输出端输出所述真随机数信号。
【专利摘要】本发明公开了一种真随机数发生器，包括：高频时钟发生器，用于产生高频时钟信号；低频时钟发生器，用于产生低频时钟信号；噪声加扰电路，用于产生噪声信号，并将噪声信号耦合至低频时钟发生器，低频时钟发生器输出耦合有噪声信号的低频时钟信号；采样电路，用于根据耦合有噪声信号的低频时钟信号对高频时钟信号进行采样，以产生真随机数信号。通过上述方式，本发明能够以较低成本以及相对简单的方式产生随机性高的真随机数信号。
【IPC分类】G06F7-58
【公开号】CN104598198
【申请号】CN201310549303
【发明人】杨世铎
【申请人】国民技术股份有限公司
【公开日】2015年5月6日
【申请日】2013年10月30日