扩展芯片及可扩展的芯片系统及控制方法
【技术领域】
[0001]本发明属于芯片系统设计技术，具体地，涉及扩展芯片及可扩展的芯片系统及控制方法。
【背景技术】
[0002]在芯片系统产品的生命周期中，经常会面临着硬件资源需要升级的情况。例如，在已经使用的PCB板上需要添加计算单元资源，以弥补产品在计算能力方面的不足。
[0003]图1示出了现有的芯片系统在升级后的示意性框图。在原PCB上设置的原硬件资源100包括主控芯片101和必备的主存储器102。为了升级芯片系统，采用重新设计的PCB，进一步包括新硬件资源200。新硬件资源200例如包括扩展芯片201和可能需要的辅存储器202。与传统PCB升级前的芯片系统相比，在主控芯片101和扩展芯片102之间增加了板级的用户自定义总线连接106，在扩展芯片201与辅存储器202之间也增加了板级的内存总线连接107。
[0004]由于新增的扩展芯片201和辅存储器202，原PCB的核心部分必须进行重大修改。此外，由于新增的用户自定义总线连接106和内存总线连接107，PCB板的板级总线的连接数量相当可观，这也极大地增加了布线的难度。因此，上述升级方案无法利用已有的PCB设计，而必须在关键部分进行大面积的修改和重新布线，才能满足升级需求。然而，重新设计PCB的过程耗时耗力，而且还极容易引入错误，结果导致扩展芯片的开发难度大和开发周期长。
【发明内容】
[0005]本发明的目的在于提供一种可以方便地用于升级已有芯片系统的扩展芯片。
[0006]根据本发明的一方面，提供一种扩展芯片，包括封装成一个芯片封装的计算单元、设备扩展装置和存储器，所述设备扩展装置包括第一至第三端口，其中第一端口经由内存总线连接至I/O引脚，所述I/O引脚用于连接外部的内存总线；第二端口经由内存总线与存储器相连；以及第三端口经由用户自定义总线与计算单元相连。
[0007]优选地，所述设备扩展装置根据内存总线信号产生选择信号，使得第一至第三端口中的任一个端口与第一至第三端口中的其余两个端口中的一个端口相连，从而提供内存总线的路由功能，所述内存总线信号包括数据信号以及地址和控制信号。
[0008]优选地，所述扩展芯片兼容内存的标准芯片封装。
[0009]优选地，所述内存的标准芯片封装为SDRAM封装。
[0010]优选地，所述计算单元、设备扩展装置和存储器分别形成各自的管芯。
[0011]优选地，所述计算单元和所述设备扩展装置形成一个管芯，所述存储器形成另一个管芯。
[0012]优选地，所述计算单元堆叠在所述存储器上方，或者所述存储器堆叠在所述计算单元上方。
[0013]优选地，所述计算单元为选自现场可编程门阵列(FPGA)、复杂可编程逻辑器件(CPLD)、数字信号处理器(DSP)、单周期多数据流处理器(SMD)。
[0014]优选地，所述存储器包括主存储器和辅存储器。
[0015]根据本发明的另一方面，提供一种可扩展的芯片系统，包括:主控芯片；以及上述的扩展芯片，其中，所述主控芯片和所述扩展芯片经由内存总线连接。
[0016]优选地，所述主控芯片为选自片上系统和嵌入式处理器中的一种。
[0017]根据本发明的又一方面，提供一种芯片系统控制方法，用于在主控芯片和扩展芯片之间传输信号，所述扩展芯片包括封装成一个芯片封装的计算单元、设备扩展装置和存储器，包括:主控芯片经由内存总线向设备扩展装置传输内存总线信号；设备扩展装置接收所述内存总线信号，并根据所述内存总线信号产生选择信号；所述设备扩展装置根据所述选择信号提供主控芯片、计算单元和存储器之间的访问路径，所述内存总线信号包括数据信号以及地址和控制信号。
[0018]优选地，所述设备扩展装置根据所述内存总线信号产生选择信号包括:译码器根据地址和控制信号中的片选信号和/或地址信号产生选择信号。
[0019]优选地，所述方法提供以下访问路径中的至少之一:主控芯片直接访问设备扩展装置，计算单元直接访问设备扩展装置，主控芯片经由设备扩展装置访问存储器，计算单元经由设备扩展装置访问存储器，以及主控芯片经由设备扩展装置访问计算单元。
[0020]优选地，所述设备扩展装置包括:第一端口，用于经由内存总线与外部的主控芯片相连；第二端口，用于经由内存总线与外部的存储器相连；第三端口，用于经由用户自定义总线与外部的计算单元相连；第一数据缓冲器，用于缓存经由第一端口传送的数据信号；第二数据缓冲器，用于缓存经由第二端口传送的数据信号；第三数据缓冲器，用于缓存经由第三端口传送的数据信号；译码器，用于根据经由第一端口传送的地址和控制信号，产生所述选择信号；数据复用模块，用于根据选择信号，将第一至第三数据缓冲器中的至少两个数据缓冲器相连；以及旁路开关阵列，所述旁路开关阵列根据选择信号，选择性地将地址和控制信号从第一端口传送至第二端口。
[0021]优选地，所述主控芯片经由设备扩展装置访问存储器包括:在读操作中，主控芯片发出地址和控制信号给译码器和旁路开关阵列，译码器对地址和控制信号进行译码，解析出主控芯片发出的指令为主控芯片对存储器的读操作，旁路开关阵列打开，地址和控制信号经旁路开关阵列传递到存储器；存储器根据接收到的地址和控制信号后，存储器的相应数据信号依次提供给第二数据缓冲器、数据复用模块选择、第一数据缓冲器，主控芯片读取第一数据缓冲器缓存的数据；在写操作中，主控芯片发出地址和控制信号给译码器和旁路开关阵列，译码器对地址和控制信号进行译码，解析出主控芯片发出的指令为主控芯片对存储器的写操作，旁路开关阵列打开，地址和控制信号经旁路开关阵列传递到存储器；主控芯片发出数据信号，数据信号依次经过第一数据缓冲器、数据复用模块、第二数据缓冲器，存储器根据接收到的地址和控制信号将第二数据缓冲器的数据写入到存储器相应地址。
[0022]优选地，所述主控芯片经由设备扩展装置访问计算单元包括:在读操作中，主控芯片发出地址和控制信号给译码器和旁路开关阵列，译码器对地址和控制信号进行译码，解析出主控芯片发出的指令为主控芯片对计算单元的读操作，旁路开关阵列关闭，地址和控制信号经译码器译码后由用户总线控制器发出地址和控制信号给计算单元；计算单元根据接用户总线控制器发出的地址和控制信号，计算单元的相应数据信号依次提供给第三数据缓冲器、数据复用模块选择、第一数据缓冲器，主控芯片读取第一数据缓冲器缓存的数据；在写操作中，主控芯片发出地址和控制信号给译码器和旁路开关阵列，译码器对地址和控制信号进行译码，解析出主控芯片发出的指令为主控芯片对计算单元的写操作，旁路开关阵列关闭，地址和控制信号经译码器译码后由用户总线控制器发出地址和控制信号给计算单元；主控芯片发出数据信号，数据信号依次经过第一数据缓冲器、数据复用模块、第三数据缓冲器，计算单元根据用户总线控制器发出的地址和控制信号将第三数据缓冲器的数据写入到计算单元相应地址。
[0023]优选地，所述计算单元经由设备扩展装置访问存储器包括:在读操作中，主控芯片发出地址和控制信号给译码器和旁路开关阵列，译码器对地址和控制信号进行译码，解析出主控芯片发出的指令为计算单元对存储器的读操作，旁路开关阵列打开，同时地址和控制信号经译码器译码后由用户总线控制器发出地址和控制信号给计算单元；存储器根据接收到的地址和控制信号后，存储器的相应数据信号依次提供给第二数据缓冲器、数据复用模块选择、第三数据缓冲器，计算单元读取第三数据缓冲器缓存的数据；在写操作中，主控芯片发出地址和控制信号给译码器和旁路开关阵列，译码器对地址和控制信号进行译码，解析出主控芯片发出的指令为计算单元对存储器的写操作，旁路开关阵列打开，同时地址和控制信号经译码器译码后由用户总线控制器发出地址和控制信号给计算单元；计算单元根据用户总线发出的地址和控制信号将数据依次提供给第三数据缓冲器、数据复用模块、第二数据缓冲器，从而将计算单元的数据写入存储器相应地址。
[0024]根据本发明的实施例的扩展芯片可以兼容内存的标准芯片封装，从而便于升级已有的芯片系统。
【附图说明】
[0025]通过以下参照附图对