一种1394总线SoC芯片架构的制作方法
【技术领域】
[0001]本发明属于集成电路设计技术，涉及一种1394总线SoC芯片架构。
【背景技术】
[0002]1394总线具有高带宽、低延迟和高可靠等特点，较好的满足了航空电子系统的应用需求。但现有FPGA板级1394产品具有构成中体积大、可靠性低、无法对1394总线协议处理、以太网协议栈解析以及文件系统管理等功能进行智能化处理、通用性差、难以小型化，并且处理器和产品分离等一系列问题，已经无法适应航空电子网络组件的要求；因此，亟需提供一种新型1394产品，能够实现飞管系统、航电系统的CC/RN功能，以及总线BM功能的通用广品。
【发明内容】
[0003]为了解决上述背景中提及的问题，本发明提供一种1394总线SoC芯片架构，该SoC芯片架构能够集成军用1394协议、通用1394协议、链路层芯片、物理层芯片及处理器，实现了 1394总线协议处理、以太网协议栈解析以及文件系统管理等功能的智能化、通用化及小型化功能。
[0004]本发明的具体技术解决方案如下:
[0005]该1394总线SoC芯片架构包括用于向主机提供数据通讯的子系统主机接口模块，用于实现和1394总线进行通讯的1394协议处理功能模块，用于集成并实现系统常用功能的通用平台模块；所述子系统主机接口模块，和1394协议处理功能模块均与通用平台模块连接；所述1394协议处理功能模块通过变压器与1394总线连接。
[0006]上述1394协议处理功能模块包括通用事务层接口模块、协议处理模块、1394链路层功能模块、1394物理层功能模块和模式选择单元；所述通用事务层接口模块和协议处理模块与模式选择单元连接并通过模式选择单元进行选择；所述模式选择单元一端通过1394从设备接口与通用平台模块连接，另一端与1394链路层功能模块连接，1394链路层功能模块通过PHY-LINK接口与1394物理层功能模块之间连接并进行数据和状态传递，1394物理层功能模块通过变压器与1394总线连接。
[0007]上述通用平台模块包括嵌入式处理器、矢量中断控制器、SRAMO存储器、SDRAM控制器、以太网控制器、外部总线控制器、UART串口控制器、TIMER定时器、GP1通用输入输出、IIC控制器、PLB Cross Bar仲裁器、DMA控制器、SRAMl存储器、PLB到OPB桥、RTC实时时钟、看门狗定时器、OPB仲裁器、PLB总线0、PLB总线I和OPB总线；所述PLB总线I 一端与PLB Cross Bar仲裁器连接，另一端通过PLB到OPB桥与OPB总线连接一端，OPB总线另一端与OPB仲裁器连接；所述PLB仲裁器还分别与嵌入式处理器、子系统接口模块、PLB到OPB桥和PLB总线O连接，PLB仲裁器与PLB到OPB桥之间依次通过DMA控制器和SRAMl存储器连接；所述SRAMO存储器、SDRAM控制器、以太网控制器与PLB总线I连接；所述外部总线控制器、UART串口控制器、HMER定时器、GP1通用输入输出、IIC控制器、RTC实时时钟和看门狗定时器与OPB总线连接，矢量中断控制器与嵌入式处理器连接。
[0008]上述子系统接口模块包括异步总线接口、PCI主机接口，PCIe及配套DMA模块和子系统主机接口模式选择单元；所述PCIe及配套DMA模块一端与通用平台模块连接，另一端与子系统主机接口连接，PCI主机接口和异步总线接口一端均通过子系统主机接口模式选择单元与子系统主机接口连接，PCI主机接口另一端与通用平台模块连接，异步总线接口另一端经信息交互处理后与通用平台模块连接。
[0009]上述嵌入式处理器是PowerPC460嵌入式处理器。
[0010]上述1394物理层功能模块通过PHY-LINK接口实现与1394链路层功能模块之间的数据和状态传递。
[0011]本发明的优点在于:
[0012]本发明属于计算机硬件技术，涉及一种1394总线SoC芯片架构，其有益效果在于，通过软硬件结合的方式简化系统、提高系统的可靠性及性能。硬件部分能够保证更加准确的使用预定义的网络带宽和预定义的帧周期，软件又可以灵活的去操纵通信过程中的接收和发送，使得整个系统对1394协议的扩充有了更多的余地。
【附图说明】
[0013]图1是本发明1394总线SoC芯片架构图。
【具体实施方式】
[0014]该1394总线SoC芯片架构的核心原理在于使用了软件和硬件结合的方式去实现1394协议，在保证1394效率的基础上，又能使用软件的方式灵活的完成系统对协议和通信的要求，提高了系统的通用性。
[0015]下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本发明的保护范围。
[0016]如图1所示，该1394总线SoC芯片架构的芯片内部包含基于PPC460的通用平台模块1、子系统主机接口模块2、1394协议处理功能模块3 ；
[0017]基于PPC460的通用平台模块单元I包括PowerPC460嵌入式处理器101，PLBCrossBar仲裁器102、矢量中断控制器103，DMA控制器104、片内SRAM及控制器105、以太网接口 106、PLB_to_0PB桥107，外部总线控制器108，UART串口控制器109、HMER定时器110、GP10通用输入输出IlURTC实时时钟112、IIC控制器113、看门狗定时器114,OPB仲裁器115 ；PowerPC460嵌入式处理器101与矢量中断控制器103相连以实现对VIC中断的处理，同时还通过PLBCrossBar仲裁器102、PLB总线和对挂接在总线上的其它各功能模块和单元进行管理，为各模块之间的协同工作提供保障。
[0018]外部总线控制器108提供片外存储器的异步接口，用于加载片上处理器的启动程序，处理器被启动后，将需要执行的处理器指令通过PLB总线I存放到片内SRAM及控制器116上，将需要处理的数据通过PLB总线O存放到片内SRAM及控制器117上，SDRAM控制器105及其连接的SDRAM存储器是对上述片内SRAM及控制器116和117的扩展，在片内SRAM存储空间不足时可将需要存储的指令或数据存储到SDRAM控制器105连接的SDRAM存储器上。OPB总线O和PLB总线I之间使用PL