算法以从S-O的原始输出计算有意义的数量。
[0207]步骤1-5 ；A-CPU-2在显示器_3上显示它的结果。这完成分配给A_CPU_3的进程，A-CPU-3置为等待状态。B-CPU-1在显示器-4上显示它的结果，这完成它的进程，B-CPU-1置为等待状态。
[0208]参见图41，表A示出了传感器显示的输出。所有的显示都应该接近相同的数值，并可以观测到A-CPU-2，P_2的读数明显不同于其他读数。在经典的计算机quorum中，在此点整个系统都将被禁用。MM系统将确定哪个组件故障，计算机系统将能够重新配置其自身，并继续工作，将故障的组件或进程列入黑名单。
[0209]第二循环，2-1可以在A-CPU-O和B-CPU-O—可用时就开始。元指导器A分配A-CPU-O以开始P-1的A-D。元指导器B分配B-CPU-O以开始P-2的A-D。
[0210]步骤2-2 ；MM-A分配A-CPU-2以开始S-O的A_D，MM-B分配B-CPU-1以开始P-O转换。在该步骤中，A-CPU-O还读取P-1的输出，B-CPU-O读取P-2的输出。
[0211]步骤2-3 ；A-CPU-0进行查找以使用存储器A-Mem-χχ将P_1的原始输出转换成有意义的数量。B-CPU-O进行查找以使用B-Mem-xx将P-2的原始输出转换成有意义的数量。A-CPU-2读取S-O的输出，B-CPU-1读取P-O的原始输出。
[0212]步骤2-4 ；A-CPU-0在显示器_2上显示它的结果。这完成分配给A-CPU-O的进程，A-CPU-O置为等待状态。B-CPU-1在显示器-3上显示它的结果，这完成分配给B-CPU-1的进程，B-CPU-1置为等待状态。A-CPU-2开始A-S-算法以从S-0的原始输出计算有意义的数量。B-CPU-1进行查找以使用存储器B-Mem-xx将P-O的输出转换成有意义的数量。
[0213]步骤2-5 ；A-CPU-2在显示器_4上显示它的结果。这完成分配给A-CPU-3的进程，A-CPU-3置为等待状态。B-CPU-1在显示器-1上显示它的结果，这完成它的进程，B-CPU-1置为等待状态。
[0214]第三循环，3-1可以在A-CPU-O和B-CPU-O—可用时就开始。元指导器A分配A-CPU-O以开始P-2的A-D。元指导器B分配B-CPU-O以开始S-O的A-D。
[0215]步骤3-2 ；MM-A分配A-CPU-2以开始P_0的A_D，MM-B分配B-CPU-1以开始P-1转换。在该步骤中，A-CPU-O还读取P-2的输出，B-CPU-O读取S-O的输出。
[0216]步骤3-3 ；A-CPU-0进行查找以使用存储器A-Mem-χχ将P_2的原始输出转换成有意义的数量。B-CPU-O开始B-S-算法以从S-O的原始输出计算有意义的数量。A-CPU-2读取P-O的输出，B-CPU-1读取P-1的原始输出。
[0217]步骤3-4 ；A-CPU-0在显示器_3上显示它的结果。这完成分配给A_CPU_0的进程，A-CPU-O置为等待状态。B-CPU-O在显示器-4上显示它的结果，这完成分配给A-CPU-O的进程，B-CPU-O置为等待状态。A-CPU-2进行查找以使用存储器A-Mem-xx将P-O的输出转换成有意义的数量。B-CPU-1进行查找以使用B-Mem-xx将P-1的输出转换成有意义的数量。
[0218]步骤3-5 ；A-CPU-2在显示器-1上显示它的结果。这完成分配给A-CPU-3的进程，A-CPU-3置为等待状态。B-CPU-1在显示器-2上显示它的结果，这完成它的进程，B-CPU-1置为等待状态。
[0219]第四循环，4-1可以在A-CPU-O和B-CPU-O—可用时就开始。元指导器A分配A-CPU-O以开始S-O的A-D。元指导器B分配B-CPU-O以开始P-O的A-D。
[0220]步骤4-2 ；MM-A分配A-CPU-2以开始P_1的A_D，MM-B分配B-CPU-1以开始P_2转换。在该步骤中，A-CPU-O还读取S-O的输出，B-CPU-O读取P-O的输出。
[0221 ] 步骤4-3 ;A-CPU-O开始A_S_算法以从S_0的原始输出计算有意义的数量。B-CPU-O进行查找以使用存储器B-Mem-xx将P-2的原始输出转换成有意义的数量。A-CPU-2读取P-O的输出，B-CPU-1读取P-1的原始输出。
[0222]步骤4-4 ；A-CPU-0在显示器_4上显示它的结果。这完成分配给A_CPU_0的进程，A-CPU-O置为等待状态。B-CPU-1在显示器-1上显示它的结果，这完成分配给A-CPU-O和B-CPU-O的进程，它们置为等待状态。A-CPU-2进行查找以使用存储器A-Mem-xx将P-O的输出转换成有意义的数量。B-CPU-1进行查找以使用A-Mem-xx将P-1的输出转换成有意义的数量。
[0223]步骤4-5 ；A-CPU-2在显示器_2上显示它的结果。这完成分配给A_CPU_3的进程，A-CPU-3置为等待状态。B-CPU-1在显示器-3上显示它的结果，这完成它的进程，B-CPU-1置为等待状态。
[0224]参见图41，表B示出了四个循环的输出。由于所有期望输出都是已知的，并应该具有相同的数值，因此可以推得传感器P-2处于错误中，并被列入黑名单不再进一步使用。系统中剩下的组件都在工作，并可供使用。表C示出了用于A-Mem-xx查找故障的模式(pattern)。表D示出了使用B-CPU-0进程的问题，因为B-CPU-0故障不会注册(register)某数值。表E示出了所有P系列传感器的故障。曲线图A示出了全部三个P型传感器在真实世界情况下可能如何故障。由于每个传感器可能以不同的速率故障，因此可以推得P系列传感器故障，S系列传感器正在正确读取。
[0225]参见图42，示出了当应用到元指导器系统的进程时这种类型的分析。使用前述的四步骤的示例，每个步骤中最顶部的进程是代表百分之七十五的计算能力的P传感器处理。这在表F中示出。表G示出了当在B-CPU-O算法中进程变化时会发生什么。该变化可能来自于错误的组件、错误的指令信息和/或不想处理的其他进程，如恶意软件。
[0226]由于MM调度所有的进程，因此这些进程可以通过MM的统计报告系统记录，并标志为有问题。数学技术，如图43所示的模糊逻辑、方差分析或神经网络都可以用来定义MM系统。在图43中，为图42中的每个欧拉方阵描绘了神经网络。每个CPU都被视为输入神经，系统资源是输出神经。在该示例中，启动S和P算法神经用于系统资源。Mem-Data输出神经代表P算法，Mem-P1c I代表S算法。网络A示出了处于正常操作的系统，并在每个循环中对每个CPU三次“启动神经，一次启动S神经。这与图42中的表F类似。网络B示出了系统操作中的变化，其中A-CPU-O，A-CPU-2和B-CPU-1启动与在网络A中相同的对象，然而，B-CPU-O正在启动新的神经，神经X，它是不同的隐藏层配置。神经X正在使用两个新的系统资源，Mem-P1c 2和I/O资源。以此方式，元指导器架构可以容易地识别错误的进程和组件分配。给出前述说明和附图仅用于示例目的，应该理解的是，本发明不限于这些公开的实施例，而应该包括落入由所附权利要求限定的本发明范围内的元素的任何和所有替代物、等价物、修改和重新排列。
【主权项】
1.一种可动态构建的计算机系统，包括: a.数据和指令域，包括: 1.一组处理器，只工作在数据和指令域，以及 ?.一组存储器，可工作在数据和指令域；以及 b.元指导器域，包括: 1.元信息； i1.指导器域存储器，包含元信息； ii1.一组指导器域处理器，包括对指导器域存储器的访问，以及 iv.一组指导器交换机，提供数据和指令域中所述一组处理器和存储器之间的通信，所述一组指导器交换机与所述一组指导器域处理器配合以根据元信息指导所有的所述通信。
2.如权利要求1所述的计算机系统，其中只工作在数据和指令域中的所述一组处理器包括具有冯.诺依曼、哈佛、改进型哈佛或数据流架构的一个或多个处理器。
3.如权利要求1所述的计算机系统，其中通过所述一组指导器域处理器进行的指导包括接收系统中断和将中断服务进程选择性地分配给数据和指令域中的所述一组处理器和存储器。
4.如权利要求1所述的计算机系统，其中通过所述一组指导器域处理器进行的指导包括抽象化系统输入和输出活动。
5.如权利要求1所述的计算机系统，其中元信息包括所述一组指导器域处理器用来创建数据和指令域中的抽象和/或虚拟化的算法。
6.如权利要求1所述的计算机系统，其中所述一组指导器交换机包括只工作在数据和指令域中的所述一组处理器和可工作在数据和指令域中的所述一组存储器之间可动态配置的通信通路，所述一组指导器域处理器根据需要根据元信息选择性地配置和重新配置所述通信通路。
7.如权利要求1所述的计算机系统，其中: a.元信息包括一组主规则；以及 b.一组指导器域处理器，包括: 1.第一处理器，用作规则服务器；以及 i1.一组第二处理器，指导只工作在数据和指令域中的对应的一组处理器，所述指导包括至少执行由第一处理器提供的主规则的子集，规则的所述子集与正在由所述只工作在数据和指令域中的对应的一组处理器运行的进程相关。
8.如权利要求7所述的计算机系统，其中所述指导器域存储器包括: a.第一存储器，包含可通过第一处理器访问的一组主规则；以及 b.一组第二存储器，与所述一组第二处理器对应，每个第二存储器都包含与所述每个第二存储器的对应的一组第二处理器正在进行的指导相关的规则的子集。
9.一种可动态构建的计算机系统，包括: a.数据和指令域，包括: 1.多个从处理器，只工作在数据和指令域，以及 i1.一组存储器，可工作在数据和指令域；以及 b.元指导器域，包括: 1.元信息，包括算法和主规则集； i1.指导器域存储器，包含元信息； ii1.第一处理器，用作规则服务器；以及 iv.多个第二处理器，每个第二处理器都指导一个或多个从处理器，并执行由第一处理器提供的主规则的子集，规则的所述子集与正在由所述一个或多个从处理器运行的进程相关；以及 V.一组指导器交换机，提供数据和指令域中所述从处理器和一组存储器之间的通信，所述一组指导器交换机与所述第二处理器配合以根据元信息指导所有的所述通信。
10.如权利要求9所述的计算机系统，其中所述指导器域存储器包括: a.第一存储器，包含可通过第一处理器访问的一组主规则；以及 b.一组第二存储器，与一个或多个第二处理器对应，每个第二存储器都包含与所述一个或多个第二处理器正在进行的指导相关的规则的子集。
11.如权利要求9所述的计算机系统，其中只工作在数据和指令域中的所述多个从处理器包括并行化的处理器，每个都具有冯.诺依曼、哈佛、改进型哈佛或数据流架构。
12.—种可动态构建的计算机系统，包括: a.数据和指令域，包括: 1.一组处理器核，只工作在数据和指令域，以及 i1.一组缓存，可工作在数据和指令域；以及 b.元指导器域，包括: 1.元信息； i1.指导器域存储器，包含元信息； ii1.一组指导器域处理器，包括对指导器域存储器的访问，以及 iv.一组指导器交换机，提供所述一组处理器核和缓存之间的通信，所述一组指导器交换机与所述一组指导器域处理器配合以根据元信息指导所有的所述通信。
13.如权利要求12所述的计算机系统，其中所述一组处理器核是单核处理器，所述一组缓存包括指令缓存、数据缓存和二级(L2)缓存，其中所述一组指导器交换机提供指令缓存和数据缓存以及L2缓存之间的通信，所述一组指导器交换机与所述一组指导器域处理器配合以指导所述通信，所述指导包括虚拟化正在传输给L2缓存或从L2缓存传输的信息。
14.如权利要求12所述的计算机系统，其中: a.元信息包括一组主规则；以及 b.一组指导器域处理器，包括: 1.第一处理器，用作规则服务器；以及 i1.一组第二处理器，指导对应的一组处理器核，所述指导包括至少执行由第一处理器提供的主规则的子集，规则的所述子集与正在由所述对应的一组处理器核运行的进程相关; ii1.第一存储器，包含可通过第一处理器访问的一组主规则；以及 iv.一组第二存储器，与所述一组第二处理器对应，每个第二存储器都包含与由所述每个第二存储器的对应的一组第二处理器正在进行的指导相关的规则的子集。
15.如权利要求14所述的计算机系统，其中所述一组处理器核包括具有指令缓存、数据缓存和二级(L2)缓存的单核，其中所述一组指导器交换机提供指令缓存和数据缓存与L2缓存之间的通信，所述一组指导器交换机与所述一组指导器域处理器配合以指导所述通信，所述指导包括虚拟化正在传输给L2缓存或从L2缓存传输的信息。
16.如权利要求14所述的计算机系统，其中所述一组处理器核是多核，其特征在于以下:每个核都具有控制单元和算术逻辑单元，每个核在其控制单元中都具有与公共指令总线通信的关联指令缓存，每个核在其算术逻辑单元中都具有与公共数据总线通信的关联数据缓存，以及公共二级(L2)缓存；并且其中: a.所述一组指导器交换机提供公共指令和数据总线与L2缓存之间的通信，所述一组指导器交换机与所述一组指导器域处理器配合以指导所述通信，所述指导包括虚拟化正在传输给L2缓存或从L2缓存传输的信息；以及 b.进一步包括核元指导器，包括: 1.核元信息； i1.指导器域存储器，包含核元信息； ii1.核指导器域处理器，包括对核指导器域存储器的访问； iv.核指导器交换机，与所述核指导器域处理器配合以根据核元信息指导核的控制单元和其相应的算术逻辑单元之间的所有通信；以及 V.核指导器域处理器和指导L2缓存以进行协作的所述一组指导器域处理器之间的通信链路。
17.如权利要求14所述的计算机系统，进一步包括工作在元指导器域的第三存储器，第三存储器用作通过指导器域处理器与指导器交换机配合根据所述元信息为每个处理器核虚拟化为至少两个分区的L2缓存。
18.如权利要求14所述的计算机系统，其中所述一组处理器核包括一组图形处理单元，所述一组缓存包括与相同数量的帧缓冲器通信的一组L2缓存，其中由所述一组指导器交换机与所述一组指导器域处理器配合使用所述元信息以虚拟化所述一组L2缓存。
19.一种可动态构建的计算机系统，包括: a.一组处理器核，只工作在分区为多个块的数据和指令域中，每个块的每个核都包括数据和指令缓存；以及 b.每个块的块元信息； c.工作在元指导器域中的块存储器，块存储器用作指令和数据缓存的虚拟化L2缓存； d.块指导器域处理器； e.块指导器交换机，由块指导器域处理器与块指导器交换机配合根据所述块元信息为每个块将L2缓存虚拟化为至少多个分区； f.进一步包括: 1.工作在数据和指令域中的一组存储器； i1.与所有块相关的整体元信息； ii1.指导器域存储器，包含整体元信息； iv.整体指导器域处理器，包括对整体元信息的访问； V.整体指导器交换机，提供所有的块和工作在数据和指令域中的所述一组存储器之间的通信；以及 V1.所有的块和整体指导器交换机之间的通信链路。
20.一种可动态构建的计算机系统，包括: a.多个计算机子系统，每个都包括: 1.数据和指令域，包括: 1.一组处理器，只工作在数据和指令域，以及 2.一组存储器，可工作在数据和指令域； i1.元指导器域包括: 1.元信息； 2.指导器域存储器，包含元信息； 3.指导器域处理器，包括对指导器域存储器的访问； 4.指导器交换机，与指导器域处理器配合以根据元信息指导数据和指令域中一组处理器和存储器之间所有的通信； b.通信链路，用于在多个计算机子系统之间传输数据和指令域中的信息；以及 c.通信链路，用于在多个计算机子系统之间传输元指导器域中的信息。
21.如权利要求20所述的计算机系统，包括: a.多个传感器，每个都与多个计算机子系统通信；以及 b.多个显示设备，每个都与多个计算机子系统通信。
【专利摘要】一种容错的计算机系统架构，包括两种操作域：处理数据和指令的传统的第一域(DID)，以及包括用于根据包括但不限于数据、算法和保护规则集的“元信息”指导DID的指导器处理器的新颖的第二域(MM域)。术语“指导”(根据在本文以下定义的)是指除了其他之外还应用和使用元信息来执行规则集和/或动态地构建抽象和虚拟化，通过抽象和虚拟化移动DID中的资源以除了其他之外还实现高效和纠错。元指导器处理器通过按特定路线发送信号到以及从硬件和软件实体按特定路线发送信号的容错指导器交换机创建系统和子系统。创建的系统和子系统是可以如执行进程定义地单独或并行工作的不同的子架构和独特的配置。
【IPC分类】G06F9-46
【公开号】CN104662515
【申请号】CN201380033377
【发明人】罗杰.史密斯
【申请人】罗杰.史密斯
【公开日】2015年5月27日
【申请日】2013年5月23日
【公告号】EP2856313A2, US20150143082, WO2013177347A2, WO2013177347A3