（图中未不出）的输出信号向第二多路选择器输出使能信号Sel2_En。
[0040] 第二多路选择器的一输入端与加法器的输出端连接，其另一输入端接入路径1信 号Bus_F，其输出端输出最终输出信号Bus_0ut。
[0041] 复制逻辑10用于计算第一多路选择器的输出信号Bus_C的ODC值(如ODC(Bus_ C)@(T+1))，当第一多路选择器的输出信号Bus_C的ODC值为高电平时，则表明第一多路选 择器的输出信号在最终输出信号Bus_0ut处不可观，即第一多路选择器的输出信号的更新 就是不必要的翻转。因此，信号生成模块60和信号生成模块61生成的第一多路选择器使 能信号Sell_En的输入信号b和a的新的使能信号MuxSell_Enb_Gated和MuxSell_Ena_ Gated，将禁止第三寄存器和第四寄存器输出信号的更新，通过控制逻辑40使第一多路选 择器的使能信号Sell_En保持原有逻辑值，以减少第一多路选择器输出信号的不必要翻 转；当第一多路选择器的输出信号Bus_C的ODC值为低电平时，表明其输出信号在最终输出 信号处可观，即该信号可以传递到最终输出信号。因此，第三寄存器由原使能信号MuxSell_ Enb控制、第四寄存器由原使能信号MuxSell_Ena控制，正常工作。
[0042] 复制逻辑20用于计算第一寄存器组的输出信号Bus_A的ODC值(如0DC(Bus_A)@ (T+1))，当第一寄存器组的输出信号Bus_A的ODC值为高电平时，表明第一寄存器组的输 出信号Bus_A在最终输出信号Bus_0ut处不可观，即第一寄存器组输出信号不能传递到最 终信号，那么第一寄存器组输出信号的更新(如Bus_A变为Bus_Ain)就是不必要的翻转。 因此，由信号生成模块70生成第一寄存器组新的使能信号Regl_En_Gated，新的使能信号 Regl_En_Gated将禁止第一寄存器组输出信号的更新，使第一寄存器组的输出信号保持原 有逻辑值，减少不必要的翻转，进而降低功耗；当第一寄存器组的输出信号Bus_A的ODC值 为低电平时，表明其输出信号在最终输出信号处可观，即该信号可以传递到最终输出信号。 因此，第一寄存器组由原使能信号Regl_En控制，正常工作。
[0043] 复制逻辑30用于计算第二寄存器组的输出信号Bus_B的ODC值(如0DC(Bus_B)@ (T+1))，当第二寄存器组的输出信号Bus_B的ODC值为高电平时，表明第二寄存器组的输 出信号Bus_B在最终输出信号Bus_0ut处不可观，即第二寄存器组输出信号不能传递到最 终信号，那么第二寄存器组输出信号的更新(如Bus_B变为Bus_Bin)就是不必要的翻转。 因此，由信号生成模块80生成第二寄存器组新的使能信号Reg2_En_Gated，新的使能信号 Reg2_En_Gated将禁止第二寄存器组输出信号的更新，使第二寄存器组的输出信号保持原 有逻辑值，减少不必要的翻转；当第二寄存器组的输出信号Bus_B的(?(：值为低电平时，表 明其输出信号在最终输出信号处可观，即该信号也可以传递到最终输出信号。因此，第二寄 存器组由原使能信号Reg2_En控制，正常工作。
[0044] 在上述计算数据路径中信号的ODC值时，下标OT表示为当前时钟周期的变量值， @(T+1)为下一时钟周期的变量值，O(T-I)为前一时钟周期的变量值，本发明实施例不用下 标表示的变量值，都表示为当前时钟周期的变量值。为了减少当前周期信号的不必要翻转， 需要提前一个时钟周期计算信号的ODC值，因此需要复制逻辑。
[0045] 图5(b)为本发明实施例提供的另一种数据路径装置结构示意图。如图5 (b)所 示，复制逻辑10-30通常由逻辑电路组成，且输入总线信号(如Bus_A)的寄存器组可以共用 同一个复制逻辑(如复制逻辑20)，因此代价很小。
[0046] 在一个实施例中，复制逻辑10由与门11构成，分别接入信号c@(T+l)和信号d@ (T+1)。复制逻辑20由与门21和与门22,以及或门23组成，其中，与门21分别接入信号a@ (T+1)和信号b@(T+l)，与门22分别接入信号c@(T+l)和信号d@(T+l)，与门21和与门22 的输出端与或门23的输入端连接。复制逻辑30由与门31、与门32,非门34以及或门33 组成，其中，与门31分别接入信号a@ (T+1)和信号b@ (T+1)，与门32分别接入信号C@ (T+1) 和信号d@(T+l)，与门31的输出端与非门34的输入端连接，非门34的输出端和与门32的 输出端分别和与门33的输入端连接。
[0047] 控制逻辑40由与门40组成，与门40的输入端分别接入信号a和信号b，其输出端 与第一多路选择器连接，并向其输出使能信号Sell_En，（Sell_En=a&b)。
[0048] 控制逻辑50由与门50组成，与门50的输入端分别接入信号c和信号d，其输出端 与第二多路选择器连接，并向其输出使能信号Sel2_En，（Sel2_En=c&d)。
[0049] 信号生成模块60由非门63和与门60组成，其非门63输入端与复制逻辑10中的 与门11的输出端连接，非门63输出端和与门60-输入端连接，与门60另一输入端接入第 三寄存器的原使能信号MuxSell_Enb，其输出端向第三寄存器输出新的使能信号MuxSel_ Enb_Gated〇
[0050] 信号生成模块61由非门62和与门61组成，其非门62输入端与复制逻辑10中的 与门11的输出端连接，非门62输出端和与门61 -输入端连接；与门61另一输入端接入第 四寄存器的原使能信号MuxSel_Ena。其输出端向第四寄存器输出新的使能信号MuxSell_ Ena_Gated〇
[0051] 信号生成模块70由非门71和与门70组成，其中非门71输入端与复制逻辑20中 的或门23的输出端连接，非门71输出端和与门70 -输入端连接；与门70另一输入端接入 第一寄存器组的原使能信号Regl_En，其输出端向第一寄存器输出新的使能信号Regl_En_ Gated。
[0052] 信号生成模块80由非门81和与门80组成，其中非门81输入端与复制逻辑30中 的或门33的输出端连接，非门81输出端和与门80 -输入端连接；与门80另一输入端接入 第二寄存器组的原使能信号Reg2_En，其输出端向第二寄存器输出新的使能信号Reg2_En_ Gated。
[0053] 本发明实施例根据ODCm计算的复杂程度将功能部件分成两类：计算类部件和驱动 类部件。计算类部件包括：各种与、或、非逻辑门，加法器和乘法器等计算部件。计算类部件 的ODCm较为复杂，并且其计算方法需要加入大量逻辑门，使得代价增大。因此本发明实施例 定义计算类部件的ODCm为低电平。驱动类部件包括：三态门，寄存器和多路选择器等部件。 驱动类部件结构如图6所示，其ODCm的计算如公式3所示：
【主权项】
1. 一种数据路径装置，其特征在于，包括：至少一个复制逻辑和至少一个信号生成模 块，所述信号生成模块的第一输入端与所述复制逻辑的输出端连接，其第二输入端接入功 能部件的原使能信号； 所述复制逻辑计算所述功能部件输出信号的可观无关性ODC值，当所述ODC值为第一 电平时，所述信号生成模块根据所述ODC值和所述功能部件的原使能信号生成所述功能部 件新的使能信号，所述功能部件新的使能信号用于禁止所述功能部件输出信号的更新。
2. 根据权利要求1所述的装置，其特征在于，当所述ODC值为第二电平时，所述信号生 成模块输出所述功能部件的原使能信号，所述功能部件受控于其原使能信号。
3. 根据权利要求2所述的装置，其特征在于，所述第一电平为高电平，所述第二电平为 低电平。
4. 根据权利要求1所述的装置，其特征在于，所述复制逻辑主要用于： 提前一个时钟周期计算所述的功能部件输出信号的ODC值。
5. 根据权利要求1所述的装置，其特征在于，所述复制逻辑主要由与口、或口和非口中 的一种或多种组成。
6. 根据权利要求1所述的装置，其特征在于，所述信号生成模块主要由非口和/或与口 组成。
7. 根据权利要求1所述的装置，其特征在于，所述功能部件包括计算类部件和驱动类 部件，所述计算类部件主要包括与口、或口、非n、加法器和乘法器中的一种或多种，所述驱 动类部件主要包括H态n、寄存器和多路选择器中的一种或多种。
8. -种数据路径控制方法，其特征在于，该方法包括： 计算功能部件输出信号的可观无关性ODC值，当所述ODC值为第一电平时，根据所述 ODC值和所述功能部件的原使能信号生成所述功能部件新的使能信号，所述功能部件新的 使能信号用于禁止所述功能部件输出信号的更新。
9. 根据权利要求8所述的方法，其特征在于，当所述ODC值为第二电平时，输出所述功 能部件的原使能信号，所述功能部件受控于其原使能信号。
10. 根据权利要求9所述的方法，其特征在于，所述第一电平为高电平，所述第二电平 为低电平。
【专利摘要】本发明公开了一种数据路径装置及其控制方法，该装置包括：至少一个复制逻辑和至少一个信号生成模块，所述信号生成模块的第一输入端与所述复制逻辑的输出端连接，其第二输入端接入功能部件的原使能信号；所述复制逻辑计算所述功能部件输出信号的可观无关性ODC值，当所述ODC值为第一电平时，所述信号生成模块根据所述ODC值和所述功能部件的原使能信号生成所述功能部件新的使能信号，所述功能部件新的使能信号用于禁止所述功能部件输出信号的更新。本发明相对于传统的数据路径结构增加了对输入信号寄存器的控制，减少不必要的信号翻转，从而降低功耗。
【IPC分类】G06F1-32
【公开号】CN104679216
【申请号】CN201310625055
【发明人】王雷欧, 应欢, 王东辉
【申请人】中国科学院声学研究所
【公开日】2015年6月3日
【申请日】2013年11月28日