睡眠模式量测方法【
技术领域：
】[0001]本发明是关于一种睡眠模式量测方法；特别是关于一种借由电子装置对待测元件所进行的睡眠模式量测方法。【
背景技术：
】[0002]随着科技的进步，愈来愈多的数码装置被设计产生如随身碟、外接式光碟机、外接式硬盘、数码相机、手机…等。为了让数码装置可连接电脑主机，数码装置通常具有一连接端口。当数码装置的连接端口与电脑主机的连接端口耦接在一起时，电脑主机便可存取数码装置上的数据。[0003]为了减少电脑主机的电力消耗，一些数码装置具有不同规范的睡眠模式。然而，使用者需要借由价格昂贵的分析仪，才能量测数码装置的睡眠模式是否符合规范。因此，造成量测上的不方便。【
发明内容】[0004]本发明提供一种睡眠模式量测方法，包括:借由一第一传输端口，传送一睡眠命令至一待测元件中的一第二传输端口的至少一信号引脚，其中第一传输端口符合一第一界面，第二传输端口符合第二界面；判断第一传输端口是否自待测元件接收到相应于睡眠命令的第一回复；当第一传输端口自待测元件未接收到相应于睡眠命令的第一回复时，判断待测元件的睡眠模式不符合规范；当第一传输端口自待测元件接收到相应于睡眠命令的一第一回复时，借由符合一第三界面的一第三传输端口，拉高第二传输端口中的一控制引脚的一电压信号，以致使待测元件进入一睡眠模式，其中第三界面不同于第一界面以及第二界面，并且第三传输端口用以耦接至第二传输端口中的控制引脚；当拉高控制引脚的电压信号一第一既定时间后，借由第三传输端口拉低控制引脚的电压信号，并且借由第一传输端口传送一苏醒命令至信号引脚，以致使待测元件由睡眠模式回复至一正常操作模式；判断第一传输端口是否在一第二既定时间内，自待测元件接收到相应于苏醒命令的一第二回复；当第一传输端口在第二既定时间内接收到第二回复时，判断待测元件的睡眠模式符合规范；以及当第一传输端口未在第二既定时间内接收到第二回复时，判断待测元件的睡眠模式不符合规范。[0005]在一实施例中，待测元件为一固态硬盘，睡眠模式是由SerialATA规格书所制定的DEVSLP，第二既定时间为20毫秒(ms)，并且第一以及第二界面为SATA界面。SATA界面包括一电源引脚组以及一信号引脚组，控制引脚为电源引脚组中的一个，并且信号引脚为信号引脚组中的至少一个。【附图说明】[0006]图1是本发明的量测系统的一种实施例的方块图。[0007]图2是本发明的一种实施例的睡眠模式量测方法的流程图。[0008]图3是本发明的一种实施例的用于测试一储存装置的方法的流程图。[0009]【附图标记说明】[0010]1000量测系统；[0011]110待测元件；[0012]112第二传输端口；[0013]120电子装置；[0014]122第一传输端口；[0015]124第三传输端口；[0016]126测试模块；[0017]DEVSLP控制引脚;[0018]S200?S214步骤。【具体实施方式】[0019]以下将详细讨论本发明各种实施例的装置及使用方法。然而值得注意的是，本发明所提供的许多可行的发明概念可实施在各种特定范围中。这些特定实施例仅用于举例说明本发明的装置及使用方法，但非用于限定本发明的范围。[0020]图1是本发明的量测系统的一种实施例的方块图。量测系统1000包括一待测元件110以及一电子装置120。待测元件110以及电子装置120彼此耦接，电子装置120用以测试待测元件110的睡眠模式是否正常。[0021]待测元件110包括符合一第二界面的一第二传输端口112，可与电子装置120以及其他消费型电子装置连接，以与电子装置120以及其他消费型电子装置进行数据传输。在一实施例中，待测元件110可为一固态硬盘，第二界面为SATA界面用以对固态硬盘中的存储器进行存取，但本发明不限于此。举例而言，待测元件110可为具有第二界面的其他装置。另外，待测元件110可操作于一睡眠模式以及一正常操作模式。举例而言，睡眠模式可为SerialATA规格书中所制定的DEVSLP模式，但本发明不限于此。DEVSLP模式为SATA规范中最低功耗状态。在DEVSLP模式下，待测元件110的物理层(PHY)和其他电路可完全断电。在其他低耗能模式中(例如，Partial模式以及Slumber模式)，待测元件110中的物理层(PHY)和其他电路仍然需要提供被提供电力。值得注意的是，在SerialATA规格书中所制定的DEVSLP模式中，待测元件110需要在20毫秒(ms)内，自DEVSLP模式回复到正常操作模式。[0022]电子装置120包括一第一传输端口122、一第三传输端口124以及一测试模块126。熟习此技艺人士也可将电子装置120实施于一电脑系统结构(configurat1n)上,例如，手持式设备(hand-helddevices)、可携式设备(portabledevices)、桌上型电脑、测试机台以及其他微处理器为基础或可程序化的消费性电子产品(microprocessor-basedorprogrammableconsumerelectronics)以及类似的设备。电子装置120用以量测待测元件110的睡眠模式是否正常。第三传输端口124符合第三界面，用以耦接至待测元件110的第二传输端口112中的一控制引脚DEVSLP。第一传输端口122符合第一界面，用以耦接至待测元件110的第二传输端口112中控制引脚DEVSLP外的其他引脚，其中控制引脚DEVSLP外的其他引脚包括至少一信号引脚。在本发明的一实施例中，第一界面与第二界面相同，第三界面不同于第一界面以及第二界面，但本发明不限于此。举例而言，第一界面与第二界面为SATA界面。换言之，第一传输端口122以及第二传输端口112为具有SATA界面所定义的多个引脚的SATA传输端口。值得注意的是，SATA界面包括一电源引脚组以及一信号引脚组，控制引脚DEVSLP为电源引脚组中的一个，并且信号引脚为信号引脚组中的至少一个。举例而言，SATA界面的信号引脚组包括两对差动信号引脚。第三界面可为一USB界面、一音源线界面(3.5mm)或者一打印机界面(ParallelPrinterinterface),但本发明不限于此。[0023]值得注意的是，在本发明的一实施例中，待测元件110以及电子装置120可借由一转接板(未图示)耦接。举例而言，转接板可包括符合第二界面的第三传输端口用以与第二传输端口112连接、符合第一界面的第四传输端口用以与第一传输端口122连接，与符合第三界面的第五传输端口用以与第三传输端口124连接。转接板可将第三传输端口所接收相应于第二传输端口112的控制引脚DEVSLP的线路拉出，并将控制引脚DEVSLP连接至第五传输端口，以借由转板上符合第三界面的第五传输端口(未图示)，将控制引脚DEVSLP耦接至电子装置120的第三传输端口124。另外，转接板可将第三传输端口所接收第二传输端口112的其他信号，借由转板上符合第三界面的第五传输端口(未图示)，将控制引脚DEVSLP耦接至电子装置120的第三传输端口124，但本发明不限于此。[0024]测试模块126包含一单一中央处理单兀(central-processingunit;CPU)或者是关连于平行运算环境(parallelprocessingenvironment)的多个平行处理单元。存储器可包含只读存储器(readonlymemory;ROM)、快闪存储器(flashROM)及/或随机存取存储器(randomaccessmemory;RAM),用以储存可供测试模块126执行的程序模块。一般而言，程序模块包含常序(routines)、程序(program)、物件(object)、元件(component)或网络服务(WebService)等。在本发明中，测试模块126用以执行图2所示的睡眠模式量测方法。[0025]图2是本发明的一种实施例的睡眠模式量测方法的流程图，适用于图1所示的量测系统1000。流程开始于步骤S200。[0026]在步骤S200中，测试模块126借由第一传输端口122，传送一睡眠命令至待测元件110中的第二传输端口112的至少一信号引脚，其中第一传输端口122符合一第一界面，第二传输端口112符合第二界面。[0027]在步骤S202中，测试模块126判断第一传输端口122是否自待测元件110接收到相应于睡眠命令的第一回复，其中第一回复代表待测元件110成功地接收并且判读测试模块126所传送的睡眠命令。举例而言，在本发明的一实施例中，第一回复可为50，但本发明不限于此。当第一传输端口122自待测元件110接收到相应于睡眠命令的第一回复时，流程进行至步骤S204。当第一传输端口122自待测元件110未接收到相应于睡眠命令的第一回复时，流程进行至步骤S214。[0028]在步骤S204中，测试模块126借由符合第三界面的第三传输端口124，拉高第二传输端口112中的控制引脚DEVSLP的电压信号，以致使待测元件110进入一睡眠模式，其中第三界面不同于第一界面以及第二界面，并且第三传输端口124用以耦接至第二传输端口112中的控制引脚DEVSLP。[0029]接着，在步骤S206中，测试模块126判断自拉高控制引脚DEVSLP的电压信号开始，是否超过一第一既定时间。当超过第一既定时间时，流程进行至步骤S208;否则，测试模块126继续判断自拉高控制引脚DEVSLP的电压信号开始，是否超过第一既定时间。在一实施例中，第一既定时间为10毫秒(ms)，但本发明不限于此。第一既定时间亦可为O?当前第1页1 2