面向fft并行计算的无冲突存储访问方法
【技术领域】
[0001] 本发明涉及微处理器中FFT运算技术领域，尤其涉及一种面向FFT并行计算的无 冲突存储访问方法。
【背景技术】
[0002] FFT (Fast Fourier Transform，快速傅里叶变换）算法是1965年由J.W·库利和 T. W.图基提出的实现离散傅里叶变换（Discrete Fourier Transform，DFT)的一种快速算 法，是无线通信、图像处理等许多嵌入式应用中的核心算法，其运算性能的高低往往决定着 整个数字处理系统的实时处理能力。应用需求的不断发展对FFT的性能也提出了越来越高 的要求，随着数字信号处理器技术的发展，使得实现高效可编程的FFT并行算法成为可能。
[0003] 目前常见的FFT算法的实现方法分为两种，第一种是专用的FFT硬件加速器，例如 基于FPGA方式或将其作为微处理器片内的FFT硬件协处理器，其仅用于FFT算法加速；第 二种是基于通用微处理器或数字信号处理器指令集体系结构的软件编程实现。第一种方法 的适用范围有限，不能满足需求的发展变化，且硬件实现代价高、缺乏灵活性；第二种方法 由于是基于指令集编程方法的实现，因而具有一定的灵活性、通用性，而且随着高性能微处 理器技术的发展，使得采用这种方法也获得与专用FFT硬件加速器相当的运算性能。
[0004] N点序列X (η)的DFT计算公式如下： η=υ
【主权项】
1. 一种面向FFT并行计算的无冲突存储访问方法，其特征在于，步骤包括： 1) 判断当前处理器的结构，若为SMD结构，转入执行步骤3);否则转入执行步骤2); 2) 配置一个存储组存储运算数据，所述存储组包括多个并行的单端口存储体；执行 FFT计算时，将待运算数据的线性地址映射为二维无冲突访存地址，所述二维无冲突访存地 址对应为待运算数据所在的目标存储体以及在目标存储体内地址，根据所述二维无冲突访 存地址进行数据访存； 3) 配置多个存储组存储运算数据，每个存储组包括多个并行的单端口存储体；执行 FFT计算时，将待运算数据的线性地址映射为三维无冲突访存地址，所述三维访存地址对应 为待运算数据所在的目标存储组、目标存储体以及在目标存储体内地址，根据所述三维无 冲突访存地址进行数据访存。
2. 根据权利要求1所述的面向FFT并行计算的无冲突存储方法，其特征在于：所述步 骤2)中多个并行的单端口存储体的其中P个存储体按照低位交叉方式进行编址，且P为大 于3的奇数；步骤3)中每个存储组其中P个存储体按照低位交叉方式进行编址，且P为大 于3的奇数。
3. 根据权利要求2所述的面向FFT并行计算的无冲突存储方法，其特征在于：所述步 骤2)中将待运算数据的线性地址按照下式映射为二维无冲突访存地址（X，Y);
其中，Y为待运算数据所在的目标存储体位置，X为在待运算数据在目标存储体内的行 地址，Addr为待运算数据的的线性地址，W为待运算数据粒度，p为采用低位交叉编址的存 储体个数，mod表示取模运算，N为FFT计算的序列长度。
4. 根据权利要求2或3所述的面向FFT并行计算的无冲突存储方法，其特征在于：所 述步骤3)中将待运算数据的线性地址按照下式映射为三维无冲突访存地址（X，Y，Z);
其中，Y为待运算数据所在的目标存储体组位置，Z为待运算数据在目标存储组中目标 存储体的位置，X为待运算数据在目标存储体内的行地址；Addr为待运算数据的线性地址， G为SMD宽度且G为2的正整数幂，p为每组存储组中采用低位交叉编址的存储体个数， mod表示取模运算，N为FFT计算的序列长度。
【专利摘要】本发明公开一种面向FFT并行计算的无冲突存储访问方法，该方法步骤包括：1)判断当前处理器的结构，若为SIMD结构，执行步骤3)；否则执行步骤2)；2)配置一个存储组存储运算数据，存储组包括多个并行的单端口存储体；执行FFT计算时，将待运算数据的地址映射为所对应的目标存储体以及在目标存储体内地址的二维无冲突访存地址；3)配置多个并行的存储组存储运算数据，每组存储组包括多个并行的单端口存储体；执行FFT计算时，将待运算数据的地址映射为所对应的目标存储组、目标存储体以及在目标存储体内地址的三维无冲突访存地址。本发明能够实现FFT并行计算的无冲突访问，具有访存效率高且硬件开销小的优点。
【IPC分类】G06F12-02
【公开号】CN104699624
【申请号】CN201510137874
【发明人】陈海燕, 刘胜, 陈书明, 郭阳, 燕世林, 刘仲, 万江华, 陈胜刚, 杨超, 梁停雨
【申请人】中国人民解放军国防科学技术大学
【公开日】2015年6月10日
【申请日】2015年3月26日