低功率设备的堆叠时钟分布的制作方法
【技术领域】
[0001]本发明的实施例总体上涉及电子硬件和用于操作电子硬件的方法，并更具体地，涉及时钟电路和用于操作时钟电路的方法。
【背景技术】
[0002]电子电路的功耗是电子电路的关键的性能度量。对于低功率嵌入设备(例如微控制器和传感器、智能卡和医疗设备)，降低功耗对于设备的性能是关键的。例如，一些数字设备的时钟分布网络可以是引起数字设备的总功耗的显著部分(例如，高达50%)的原因。在诸如微控制器、非接触式智能卡、以及助听器之类的电路中，功率的显著部分消耗在时钟线路上。时钟分布网络中的总功率耗散归因于漏电流、短路和动态功耗。时钟分布网络中由漏电流引起的功耗通常相对较小。然而，时钟分布网络通常具有高切换行为和较大切换电容，较大切换电容引起时钟线路中的显著动态功耗。例如，因为时钟信号的高切换行为或线路/线电容和终端容性负载，在时钟线路中消耗功率。此外，大量切换时钟缓冲器可以引起时钟分布网络中可察觉的短路功耗。降低电子电路的时钟分布网络中的功耗能够降低电子电路的总功耗。因此，需要降低电子电路中时钟分布网络的功耗。
【发明内容】
[0003]描述了时钟分布设备和时钟分布方法的实施例。在一个实施例中，时钟分布设备包括:堆叠时钟(stacked clock)驱动器电路，配置为对在不同的电压范围之间摆动的输入时钟信号执行时钟信号充电再循环(charge recycling);以及负载电路。堆叠时钟驱动器电路包括被配置为生成在不同电压范围之间摆动的输出时钟信号的堆叠驱动器电路。负载电路包括不同半导体类型的负载网络。每个负载网络配置为由输出时钟信号之一来驱动。相比于传统的时钟分布设备，该时钟分布设备执行充电/能量再循环来提高能量效率并降低时钟线路中的功耗。还描述了其他实施例。
[0004]在实施例中，时钟分布的方法，包括:对在不同电压范围之间摆动的输入时钟信号执行时钟信号充电再循环，包括生成在不同电压范围之间摆动的输出时钟信号；并由输出时钟信号之一来驱动不同半导体类型的多个负载网络的每一个。
[0005]在实施例中，时钟分布设备，包括:堆叠时钟驱动器电路，配置为对输入时钟信号执行时钟信号充电再循环，以及负载电路，包括仅具有PMOS晶体管的PMOS负载网络和仅具有NMOS晶体管的NMOS负载网路。堆叠时钟驱动器电路包括:第一半驱动器电路，配置为接收在电压阈值与电压阈值的一半之间摆动的第一输入时钟信号，并生成在电压阈值和电压阈值的一半之间摆动的第一输出时钟信号；以及第二半驱动器电路，与第一半驱动器电路相连，并配置为接收在电压阈值的一半与零之间摆动的第二输入时钟信号，并生成在电压阈值的一半与零之间摆动的第二输出时钟信号。PMOS负载网络被配置为由第一输出时钟信号驱动。NMOS负载网络被配置为由第二输出时钟信号来驱动。
[0006]根据以下结合附图、通过本发明原理示例描述的详细描述，本发明的实施例的其他方面和优点将显而易见。
【附图说明】
[0007]图1是根据本发明的实施例的IC设备的示意框图。
[0008]图2示出了图1中示出的堆叠时钟驱动器电路的实施例。
[0009]图3示出了图1中示出的半摆幅(swing)至全摆幅转换器的实施例。
[0010]图4示出了图1中示出的IC设备的实施例。
[0011]图5示出了图4中示出的IC设备的时钟信号的一些示例。
[0012]图6示出了根据发明的实施例的时钟分布方法的处理流程图。
[0013]图7是示出了根据发明的另一实施例的时钟分布方法的处理流程图。
[0014]贯穿说明书，类似的附图标记可以用于标识类似的元件。
【具体实施方式】
[0015]将容易理解:如这里通常描述的以及在所附的附图中示出的实施例的组件可以用多种不同配置来布置和设计。因此，如附图中表示的，各种实施例的以下详细描述不旨在限制本公开的范围，而只代表各种实施例。尽管在附图中呈现实施例的各方面，但是附图不必按比例绘制，除非特殊指示。
[0016]应在仅作为示意性而非限制性的所有方面考虑所描述的实施例。因此，本发明的范围由所附权利要求而非由该详细描述来指示。其范围内将包含权利要求的等价的含义和范围内的全部变化。
[0017]贯穿本说明书，对特征、优点的的引用或类似语言不意味着可以利用本发明实现的全部特征和优点应当是任意单个实施例或者在任意单个实施例中。相反，引用特征和优点的语言被理解为意味着:在至少一个实施例中包括结合实施例描述的特定特征、优点或特性。因此，贯穿该说明书可以对特征和优点的讨论或类似语音可以但不必指代相同实施例。
[0018]此外，所描述的本发明特征、优点和特性可以在一个或更多个实施例中按照任何合适的方式来组合。本领域技术人员根据这里的描述将认识到，本发明可以在无需具体实施例的特定特征或优点的一个或更多个的情况下来实践。在其他实例中，可以在特定实施例中认识到未出现在本发明的全部实施例中的附加特征和优点。
[0019]贯穿本说明书，对“一个实施例”、“实施例”的引用或类似语言意味着:在至少一个实施例中包括结合所指示的实施例描述的具体特征、结构或特性。因此，贯穿本说明书，短语“在一个实施例中”、“在实施例中”和类似的语言可以但不必均指代相同实施例。
[0020]图1是根据本发明的实施例的IC设备100的示意框图。图1中示出的实施例中，IC设备包括时钟源电路102、堆叠时钟驱动器电路104和负载电路106。IC设备可以用于各种应用中，例如汽车应用、通信应用、工业应用、医疗应用、计算机应用和/或消费者或家用电器应用。IC设备可以在基板(例如半导体晶片或印刷电路板(PCB))中实现。在实施例中，IC设备被封装为半导体IC芯片。IC设备可以包括在微控制器中，微控制器可以用于例如设备控制、识别和/或无线通信中。在一些实施例中，IC设备包括在非接触式智能卡或助听器中。尽管IC设备100在图1中示为包括特定组件，但是在一些实施例中，IC设备包括更少或更多的组件以实现更少的或更多的功能。例如，IC设备可以包括串联连接的时钟缓冲器。
[0021]相比于使用全摆幅时钟信号驱动负载的传统IC设备，图1中示出的IC设备100例如通过将全摆幅时钟信号转换为半摆幅时钟信号并使用半摆幅时钟信号驱动负载元件，来降低由于高切换行为或者由于高负载电容引起的时钟线路中的功耗。例如，图1中示出的IC设备将在O和“VDD”之间的电压的全摆幅时钟信号转换为在O和“VDD/2”之间以及“VDD/2”和“VDD”之间的半摆幅时钟信号，并使用这些半摆幅时钟信号来分别驱动负载元件。由于IC设备可以对低摆幅时钟定时操作，因此可以降低时钟线路上的功耗。因此，可以降低IC设备的总功耗。相比于传统堆叠逻辑电路，图1中示出的IC设备100可以在用于降低时钟线路中的功耗的半摆幅时钟域和用于高性能的全摆幅时钟域二者中操作。具体地，IC设备的部分(例如，堆叠时钟驱动器电路104)在半摆幅时钟域中操作，而IC设备的关键路径(例如，时钟源电路102和负载电路106的高性能组件)在全摆幅时钟域中操作。此外，IC设备使用堆叠电路来再循环充电，这改进了节能芯片操作。可以在无需明确电平移动逻辑电路的基于全静态CMOS的解决方案来实现IC设备。
[0022]降低数字功耗的传统技术(例如电源电压缩放方法或者降低的电源电压操作(通常仅提供有限的益处。为了最小化与功率管理基础设施有关的系统复杂度，数字逻辑电路和存储器通常是相同电源域的一部分，以避免维持附加功率域的开销。在一些情况中，具有低性能要求的系统的部分可以以较低电源电压操作以节省能源。然而，存在生成附加电源的开销。通常，开销与该附加电源的所需电流驱动能力成比例。此外，可以需要额外的电平转换逻辑电路来将信号从一个电压域变换到另一电压域。此外，数字系统的较高性能电路部分通常消耗最多功率。
[0023]再次参照图1，IC设备100的时钟源电路102包括全摆幅时钟源108和全摆幅至半摆幅转换器110。全摆幅时钟源被配置为生成全摆幅时钟信号。在一个实施例中，全摆幅时钟源被配置为生成在O瓦特和电压阈值之间切换的时钟信号。全摆幅至半摆幅转换器被配置为将时钟信号从全摆幅时钟信号转换为半摆幅时钟信号。在实施例中，全摆幅至半摆幅转换器被配置为:将来自全摆幅时钟源的时钟信号转换为半摆幅时钟信号，该半摆幅时钟信号在O瓦特和电压阈值的一半之间和电压阈值的一半和电压阈值之间切换。
[0024]IC设备的堆叠时钟驱动器电路104被配置为:对在不同的电压范围之间摆动的输入时钟信号执行时钟信号充电再循环。在实施例中，堆叠时钟驱动器电路包括:多个堆叠驱动器电路，配置为生成在不同电压范围之间摆动的输出时钟信号。图1中示出的实施例中，堆叠时钟驱动器电路104包括:第一半驱动器电路112和第二半驱动器电路114。堆叠时钟驱动器电路允许对时钟信号的充电/能量再循环，以提高IC设备的能量效率。具体地，第一半驱动器电路和第二半驱动器电路具有类似的切换行为。因此，堆叠时钟驱动器电路的一半所需的充电与堆叠时钟驱动器电路的另一半所需的充电相同，这实现了第一半驱