代实施方案可以使用其它回放政策以基于由一个或多个 高速缓存线的状态指示的存储的状态和所述存储的执行阶段确定是否回放存储指令。
[0056] 预想如图7中所示的元件可以不限于上文描述其的顺序。根据一些实施方案，在 不背离本文提出的实施方案的精神和范围的情况下，图7中所示的元件可以循序地、平行 地或依交替顺序进行。还预想所述流程图可以根据本文提出的一个或多个实施方案全部 地、部分地进行。即，图中所示的流程图无需进行一个或多个实施方案中所描述的每个元 件。图7中所示的方法的一些实施方案可以在硬件、固件、软件或其组合中实施。暂时性或 非暂时性计算机可读介质可以用于存储在被执行时可配置处理系统以实施或执行本文所 描述的方法的一些实施方案的指令。例如，表示本文所描述的方法的一些实施方案的经编 码指令可以存储在非暂时性计算机可读存储装置上，例如，数据存储单元、RAM(包含嵌入式 RAM、SRAM或DRAM)、高速缓存、光盘、DVD、固态存储装置或其它存储介质。
[0057] 此外，还预想在一些实施方案中，不同种类的硬件描述性语言（HDL)可以用于设 计和制造超大型集成电路（VLSI电路）（诸如半导体产品和装置和/或其它类型半导体装 置）的过程。HDL的一些实例是VHDL和Verilog/Verilog-XL，但可以使用其它未列HDL格 式。在一个实施方案中，HDL代码（例如，寄存器传送级（RTL)代码/数据）可以用于生成 GDS数据、GDSII数据等。GDSII数据例如是描述性文件格式且可以在不同实施方案中用于 表示半导体产品或装置的三维模型。这些模型可以被半导体制造设施用于构造半导体产品 和/或装置。GDSII数据可以存储为数据库或其它程序存储结构。这个数据还可以存储在 计算机可读存储装置上（例如，数据存储单元160、RAM 155(包括嵌入式RAM、SRAM和/或 DRAM)、高速缓存130、光盘、DVD、固态存储装置等）。在一些实施方案中，⑶SII数据（或其 它相似数据）可以被调适来配置制造设施（例如，通过使用掩膜作品）以构造能够体现本 文（在本申请中）所描述的各个方面的装置。换句话说，在各个实施方案中，这个GDSII数 据（或其它相似数据）可以编程到计算机、处理器或控制器中，其接着可以全部地或部分地 控制半导体制造设施（或工厂）的操作以构造半导体产品和装置。例如，在一个实施方案 中，可以使用⑶SII数据（或其它相似数据）来构造包括一个或多个CPU 140、GPU 125、SQ 电路135、硬件状态机和/或算法（未示出）、高速缓存130等的硅晶片。
[0058] 还应注意，虽然可以关于SQ电路相关联的各种处理器或可高速缓冲存储回放描 述各个实施方案，但预想本文所描述的实施方案可以广泛适用于例如包括处理装置的各种 装置，如获益于本公开的本领域的技术人员应明白。
[0059] 上文所公开的特定实施方案仅是说明性的，这是因为本文的实施方案可以依获益 于本发明教学内容的本领域的技术人员所明白的不同但等效的方式进行修改和实践。此 外，并非意在对如本文所示的结构或设计的详情进行限制（如下文权利要求书中所描述的 除外）。因此，显然可以更改或修改所公开实施方案且应认为所有这些变动在所公开实施方 案的范围内。
[0060] 因此，本文所寻求的保护正如下文权利要求书中所陈述般。
【主权项】
1. 一种方法，其包括： 基于由至少一个高速缓存线的状态指示的存储指令的状态和所述存储指令的执行阶 段确定是否回放所述存储指令以重新获取所述至少一个高速缓存线；和 响应于确定回放所述存储指令，回放所述存储指令。
2. 根据权利要求1所述的方法，其中确定是否回放所述存储指令包括基于所述存储指 令的至少一个先前回放的至少一个结果确定是否回放所述存储指令。
3. 根据权利要求2所述的方法，其包括确定所述存储指令的所述至少一个先前回放的 所述至少一个结果是修改所述至少一个高速缓存线的所述状态以更接近于允许所述存储 指令提交的可写入状态的良好回放还是不修改所述至少一个高速缓存线的所述状态以免 更接近于所述可写入状态的不良回放。
4. 根据权利要求3所述的方法，其中确定是否回放所述存储指令包括基于在所述执行 阶段期间所述存储指令的可配置数量的良好回放确定是否回放所述存储指令。
5. 根据权利要求4所述的方法，其包括响应于确定所述存储指令已完成但尚未撤销且 在所述存储指令完成之后所述存储指令未进行所述可配置数量的良好回放，回放所述存储 指令。
6. 根据权利要求5所述的方法，其包括响应于所述存储指令已撤销但所述存储指令尚 不是存储队列中的最旧存储指令且自所述存储指令撤销以来所述存储指令未进行良好回 放，回放所述存储指令。
7. 根据权利要求6所述的方法，其包括响应于确定所述存储指令是所述存储队列中的 最旧存储指令但所述存储指令尚未提交，回放所述存储指令直到所述至少一个高速缓存线 处于所述可写入状态为止。
8. -种设备，其包括： 存储队列电路，其可被配置来基于由至少一个高速缓存线的状态指示的存储指令的状 态和所述存储指令的执行阶段确定是否回放所述存储指令以重新获取所述至少一个高速 缓存线。
9. 根据权利要求8所述的设备，其中所述存储队列电路可被配置来基于所述存储指令 的至少一个先前回放的至少一个结果确定是否回放所述存储指令。
10. 根据权利要求9所述的设备，其中所述存储队列电路可被配置来确定所述存储指 令的所述至少一个先前回放的所述至少一个结果是修改所述至少一个高速缓存线的所述 状态以更接近于允许所述存储指令提交的可写入状态的良好回放还是不修改所述至少一 个高速缓存线的所述状态以免更接近于所述可写入状态的不良回放。
11. 根据权利要求10所述的设备，其中所述存储队列电路包括可被配置来确定所述存 储指令的所述状态的状态机，且其中所述存储指令的状态包括所述可写入状态、用于所述 存储指令的所述至少一个高速缓存线不存在于所述高速缓存中但存在于获取的过程中的 未决状态或用于所述存储指令的所述至少一个高速缓存线既不存在于所述高速缓存中也 不存在于获取的过程中的回放状态。
12. 根据权利要求10所述的设备，其中所述存储队列电路可被配置来基于在所述执行 阶段期间所述存储指令的可配置数量的良好回放确定是否回放所述存储指令。
13. 根据权利要求12所述的设备，其包括可被配置来进行以下步骤的回放逻辑：响应 于所述存储队列电路确定所述存储指令已完成但尚未撤销且在所述存储指令完成之后所 述回放逻辑未进行所述存储指令的所述可配置数量的良好回放，回放所述存储指令。
14. 根据权利要求13所述的设备，其中所述回放逻辑可被配置来响应于所述存储队列 电路确定所述存储指令已撤销但所述存储指令尚不是所述存储队列电路中的存储队列中 的最旧存储指令且自所述存储指令撤销以来所述回放逻辑未进行所述存储指令的良好回 放，回放所述存储指令。
15. 根据权利要求14所述的设备，其中所述回放逻辑可被配置来响应于所述存储队列 电路确定所述存储指令是所述存储队列中的最旧存储指令但所述存储指令尚未提交，回放 所述存储指令直到所述至少一个高速缓存线处于所述可写入状态为止。
【专利摘要】本发明提供一种用于执行可高速缓冲存储的方法。所述方法包括基于所述高速缓存线的状态和所述存储指令的执行阶段确定是否回放存储指令以重新获取一个或多个高速缓存线(130)。响应于确定回放所述存储指令，回放所述存储指令。本发明提供一种包括存储队列(SQ)(135)的设备，所述存储队列可被配置来基于所述高速缓存线的状态和所述存储指令的执行阶段确定是否回放存储指令以重新获取一个或多个高速缓存线。本发明提供用于调适制作设施以制造所述设备的计算机可读存储装置。
【IPC分类】G06F9-30, G06F12-08, G06F9-38
【公开号】CN104756070
【申请号】CN201380057123
【发明人】D·A·卡普兰, J·鲁普利, T·纳克拉
【申请人】先进微装置公司
【公开日】2015年7月1日
【申请日】2013年10月31日
【公告号】EP2915039A1, US20140129776, WO2014071059A1