用于将处理器架构状态保存在高速缓存层级中的方法和装置的制造方法
【专利说明】
【背景技术】
[0001]所公开的主题整体涉及一种具有多个功率状态的电子设备，并且更具体地，涉及一种用于将处理器的架构状态保存在高速缓存层级中的方法和装置。
[0002]硅加工技术的日益发展和晶体管几何结构的不断减小使静态功耗(泄漏)成为集成电路设备如处理器(CPU)的功率分配的更重要的因素。为了试图减小功率消耗，一些设备已配备成进入一种或多种降低功率状态。在降低功率状态中，降低的时钟频率和/或工作电压可用于所述设备。
[0003]为了节省系统功率，CPU核芯在未使用时可断电。当系统稍后要求使用所述CPU核芯时，将给CPU核芯通电并且再次在所述CPU核芯上开始执行。当CPU核芯断电时，所述CPU核芯的架构状态将丢失。然而，当再次给CPU核芯通电时，CPU核芯将要求恢复架构状态以便继续执行软件。为了避免运行冗长启动代码来使CPU核芯恢复回其初始状态，对CPU核芯来说常见的是在断电之前保存其架构状态且随后在通电时再次恢复那个状态。CPU核芯将架构状态存储在将在整个CPU核芯断电期间保持功率的位置中。
[0004]保存和恢复架构状态的这个过程对系统而言是对时间要求严格的。在进入断电状态之前浪费的任何时间是核芯可能已经断电的时间。因此，较长架构状态节省耗散功率。此夕卜，在通电时恢复架构状态时耗费的任何时间增加CPU核芯可响应于新过程的等待时间，由此使得系统变慢。此外，在整个低功率状态中保存架构状态的存储位置必须是安全的。如果硬件或软件实体在CPU核芯处于低功率状态时可能恶意破坏这个架构状态，所述CPU核芯将会恢复所破坏的状态并且可能暴露于安全风险下。
[0005]常规CPU核芯将架构状态保存至各种位置以有利于实现更低功率状态。例如，CPU可将架构状态保存至专用SRAM阵列或系统存储器(例如，DRAM)。专用SRAM允许更快的存储和恢复时间以及提高的安全性，但会要求专用硬件，从而导致成本增加。保存至系统存储器使用现有基础结构，但增加了保存和恢复时间并降低了安全性。
[0006]本文献的这个部分意图介绍本领域的各种方面，这些方面可能涉及下文所描述和/或要求保护的本公开的主题的各种方面。这个部分提供背景信息，以有利于更好地理解所公开的主题的各种方面。应当理解，本文献的这个部分中的表述将从这一角度阅读，而不是作为现有技术的描述。本公开的主题涉及克服、或至少减小上述一个或多个问题的影响。
[0007]实施方案概述
[0008]以下呈现所公开的主题的实施方案的仅仅一些方面的简要概述，以便提供对所公开的主题的一些方面的基本理解。本概述并不是对所公开的主题的详尽概括。它不意图指出所公开的主题的重要或关键要素、或描绘所公开的主题的范围。它的唯一目的是以简化形式呈现一些概念，以作为下文将讨论的更详细的描述的序言。
[0009]一些实施方案包括一种处理器，所述处理器包括第一处理单元和第一级高速缓存，所述第一级高速缓存与所述第一处理单元相关联并且可操作来存储数据以供所述第一处理单元在所述第一处理单元的正常操作期间使用。所述第一处理单元可操作来响应于接收到断电信号将用于所述第一处理单元的第一架构状态数据存储在所述第一级高速缓存中。
[0010]一些实施方案包括一种用于控制对包括高速缓存级的层级的处理器供电的方法。所述方法包括:响应于接收到断电信号，将用于所述处理器的第一处理单元的第一架构状态数据存储在所述高速缓存层级的第一级中；以及在使所述高速缓存层级的所述第一级和所述第一处理单元断电之前，将所述第一级的包括所述第一架构状态数据的内容刷新至所述高速缓存层级的第一更低级。
[0011]附图简述
[0012]所公开的主题将在下文中参照附图来描述，其中相似参考数字表示相似元件，并且:
[0013]图1是根据一些实施方案的可操作来将架构处理器状态存储在高速缓存层级中的计算机系统的简化框图；
[0014]图2是根据一些实施方案的通过图1的系统实施的高速缓存层级的简图；
[0015]图3是根据一些实施方案的包括可能用于图1的系统的指令和数据高速缓存的第I级高速缓存的简图；
[0016]图4-8示出根据一些实施方案的在断电事件期间使用高速缓存层级存储处理器架构状态；以及
[0017]图9是根据一些实施方案的可编程以指导图1-3的集成电路设备的制造的计算装置的简图。
[0018]虽然所公开的主题易产生各种修改和替代形式，但其特定实施方案已经通过举例在附图中示出并在本文中已详细说明。然而，应当理解，本文对特定实施方案的描述并不意图将所公开的主题限制于所公开的具体形式，而正相反，其意图是涵盖落在所公开的主题的如随附权利要求书定义的精神和范围内的所有修改、等效物和替代方案。
具体实施方案
[0019]以下将对所公开的主题的一或多个具体实施方案进行描述。应当明确，所公开的主题并不限于本文中包含的实施方案和示例，而还包括如在所附权利要求书的范围内的那些实施方案的修改形式，包括实施方法的部分和不同实施方案的要素的组合。应当了解，在任意工程或设计项目中开发任意此类实际实施方案时，都必须做出与实施方案特定相关的各种决定，以实现开发人员的具体目标，例如，遵守系统相关和业务相关约束，这些约束可能会因实施方案的不同而有所不同。此外，应当了解，这种开发努力可能复杂耗时，但无论如何对受益于本公开的一般技术人员而言，这种开发仍是常规的设计、建造和制造操作。在本申请中，除非明确指明是“关键的”或“重要的”，否则不认为对所公开的主题是关键的或重要的。
[0020]现在将参照附图来对所公开的主题进行描述。各种结构、系统和设备仅仅出于解释目的示意性地描绘在附图中，并且以便不因本领域的技术人员所熟知的细节模糊所公开的主题。然而，包括附图来描述和解释所公开的主题的说明性实例。本文中所用的词语和短语应当理解并解释为具有与相关领域的技术人员所理解的那些词语和短语一致的含意。术语或短语的特殊定义(即不同于本领域的技术人员理解的普通和惯常的含意的定义)都不意图由本文中的术语或短语的一贯用法来暗示。在术语或短语意图具有特殊含意(即不同于技术人员所理解的含意)的程度上，这种特殊定义将在说明书中以直接且明确地提供术语或短语的特殊定义的定义方式来清楚阐明。
[0021]现在参照附图，其中在若干视图中，并且确切地说，参照图1，相同参考数字对应于相似元件，所公开的主题应在包括加速处理单元(APU) 105的计算机系统100的上下文中进行描述。APU 105包括一个或多个中央处理单元(CPU)核芯110和它们的相关联的高速缓存112(例如，L1、L2、或其它级高速缓存存储器)、图形处理单元(GPU) 115和其相关联的高速缓存117(例如1^1、1^43、或其它级高速缓存存储器)、高速缓存控制器119、功率管理控制器120、北桥(NB)控制器125。系统100还包括南桥(SB) 130和系统存储器135 (例如，DRAM)。NB控制器125提供到南桥130和系统存储器135的接口。在本文未描述核芯110和/或一个或多个高速缓存存储器112的某些示例性方面的情况下，此类示例性方面可或可不包括在各种实施方案中，而不限制本领域的技术人员将理解的本主题的实施方案的精神和范围。
[0022]在一些实施方案中，计算机系统100可与一个或多个外围设备140、输入设备145、输出设备150和/或显示单元155交接。通信接口 160如网络接口电路(NIC)可连接至南桥130以使用一个或多个通信拓扑(有线、无线、宽带等)来促进网络连接。设想的是，在各种实施方案中，在不影响本主题的实施方案的范围的情况下，联接到南桥130的元件可在计算机系统100的内部或外部，并且可为有线的(如示出为是与南桥130的接口)，或无线连接的。显示单元155可为内部或外部监测器、电视屏幕、手持式设备显示器等。输入设备145可为键盘、鼠标、轨迹球、触笔、鼠标垫、鼠标按纽、操纵杆、扫描器等中的任何一种。输出设备150可为监测器、打印机、绘图仪、复印机或其它输出设备中的任何一种。外部设备140可为可联接到计算机的任何其它设备:能够读出和/或写入对应物理数字介质的⑶/DVD驱动器、通用串行总线(“USB”)设备、压缩驱动器(Zip Drive)、外部软盘驱动器、外部硬盘驱动器、电话和/或宽带调制解调器、路由器、网关、接入点等。在本文未描述计算机系统100的某些示例性方面的情况下，此类示例性方面可或可不包括在各种实施方案中，而不限制本领域的技术人员将理解的本主题的实施方案的精神和范围。系统100的操作一般由与系统100的各种元件交接的包括软件的操作系统165来控制。在各种实施方案中，计算机系统100可为个人计算机、膝上型计算机、手持式计算机、平板计算机、移动设备、电话、个人数据助理(“PDA”)、服务器、主机、工作终端、音乐播放器、智能电视等。
[0023]功率管理控制器120可为被配置成在计算机系统100的载体上执行一个或多个功能的电路或逻辑。如图1所示，功率管理控制器120实施在NB控制器125中，NB控制器125可包括被配置成执行作为NB控制器125的总功能性的功能之一的功率管理控制的电路(或