处理器核保留状态的独立控制的制作方法
【专利说明】处理器核保留状态的独立控制
[0001] 背景
[0002] 功率和热管理问题是基于计算机的系统的所有领域中的考虑。尽管在服务器领 域中，电力成本驱动了对低功率系统的需求，但在移动系统中，电池寿命和热限制使得这些 问题变得相关。通常使用操作系统（OS)或系统软件来控制硬件元件来进行优化系统以便 以最小功耗得到最大性能。大多数现代OS使用高级配置和功率接口（ACPI)标准，例如于 2006年10月10日公布的修订版3. Ob，用于优化这些领域中的系统。ACPI实现允许处理器 核处于不同的节能状态（也称为低功率或空闲状态），通常被称为所谓的C1到Cn状态。
[0003] 在核活动时，它运行在所谓的C0状态，且在核空闲时，它可以被置于核低功率状 态，即所谓的核非零C状态。核C1状态表示具有最少节能但可以几乎立即进入和退出的低 功率状态，而扩展深度低功率状态（例如，C3)表示其中静态功耗可忽略不计但进入/退出 这种状态和对活动的响应（即，回到C0)的时间较长的功率状态。
[0004] 附图简述
[0005] 图1是根据本发明的一种实施例的系统的框图。
[0006] 图2叙述根据本发明的一种实施例表示功率减少的图。
[0007] 图3叙述根据本发明的另一实施例表示功率减少的图。
[0008] 图4是根据本发明的另一实施例的方法的流程图。
[0009] 图5是根据本发明的一种实施例的处理器的框图。
[0010] 图6是根据本发明的一种实施例的处理器核的框图。
[0011] 图7是根据本发明的一种实施例的系统的框图。
[0012] 图8是根据本发明的另一实施例的多域处理器的框图。
[0013] 图9是根据本发明的另一实施例的处理器的框图。
[0014]图10是根据本发明的一种实施例出现在计算机系统中的组件的框图。
[0015] 详细描述
[0016] 尽管参考例如在计算平台或处理器中的特定集成电路中的节能和能效描述下列 的实施例，但其他实施例适用于其他类型的集成电路和逻辑设备。在此描述的实施例的类 似的技术和教导可以应用到也可以受益于更好的能效和节能的其他类型的电路或半导体 设备。例如，所公开的实施例不限于任何具体类型的计算机系统，且可以用于其他设备，例 如手持式设备、片上系统（SoC)和嵌入式应用。手持式设备的一些示例包括蜂窝式电话、因 特网协议设备、数码相机、个人数字助理（PDA)和手持式PC。嵌入式应用通常包括微控制 器、数字信号处理器0SP)、网络计算机（NetPC)、机顶盒、网络集线器、广域网（WAN)交换机 或可以执行下面教导的功能和操作的任何其他系统。此外，在此描述的装置、方法和系统不 限于物理计算设备，而是也可以与用于节能和效率的软件优化相关。在下面的描述中将容 易看出，在此描述（无论是否参考硬件、固件、软件或其组合）的方法、装置和系统的实施例 对例如用于包含美国经济的大部分的产品中的节能和能效的'绿色技术'未来是至关重要 的。
[0017] 在各种实施例中，具有多核架构处理器可以提供每核的电压控制。以这种方式，可 以实现对功耗和性能的更好控制。例如，在多核处理器中，一个核可以被配置为处于空闲状 态，例如C1。可以独立地调整提供给多核处理器的每一核的电压，以使得向被配置为处于空 闲状态的核提供小于与C1状态相关联的电压的保留电压，这可以允许空闲核的泄漏功率 的减少，同时保留存储在空闲核的寄存器中的数据。在一种实施例中，可以从在半导体管芯 生产期间写入或熔断时存储在例如熔断器或处理器的其他非易失性存储中的信息确定保 留电压。可以把提供给空闲核的减小的电压和随之发生的减小的功率重新分配给活动核， 以便允许一些活动核以较高的频率运行。可以节省由空闲核中的泄漏引起的所浪费的功 率，且可以将其转移到多核处理器具有所得到的较高处理效率的活跃核。
[0018] 现在参见图1，所示出的是根据本发明的一种实施例的系统的一部分的框图。如图 1中所示出，系统100可以包括各种组件，包括被示出为多核处理器的处理器110。处理器 110可以经由外部电压调节器160耦合到电源150,外部电压调节器160可以执行第一电压 转换以便向处理器110提供主要经调节电压。
[0019] 如图可见，处理器110可以是包括多个核120a - 120n的单管芯处理器插座。另外， 每一核可以与各个电压调节器125a - 125n相关联，以便允许电压的细粒度控制，且因而允 许每一个核的功率和性能的细粒度控制。因而，每一核可以以独立的电压和频率操作，这允 许高度的灵活性并且提供平衡功耗和性能的广泛机会。尽管在图1的实现中示出为带有集 成电压调节器，但各实施例不限于此。
[0020] 仍然参见图1，附加的组件可以出现在处理器内，这些组件包括输入/输出接口 132、另一接口 134和集成存储器控制器136。如图可见，这些组件中的每一种都可以由另 一集成电压调节器125x供电。在一种实施例中，接口 132可以遵循英特尔?快速通道互连 (QPI)协议，该协议提供高速缓存相干协议中的点对点（PtP)链路，其包括多个层，包括物 理层、链路层和协议层。接口 134又可以遵循外围组件互连快速（PCIe?)规范，例如，PCI Express?规范基本规范2. 0版（2007年1月15日公布）。尽管为便于阐释未示出，但应理 解，附加的组件可以出现在处理器110内，例如附加的非核逻辑和其他组件，例如内部存储 器，例如一级或多级的高速缓冲存储器分层等等。
[0021] 还示出的是功率控制单元（P⑶)138,它可以包括执行关于处理器110的功率管理 操作的硬件、软件和/或固件。P⑶138可以经由专用接口耦合到外部电压调节器160。以 这种方式，P⑶138可以指令电压调节器160向处理器提供所请求的经调节电压。
[0022] 根据高级配置和平台接口（ACPI)标准（例如，2006年10月公布的修订版3. Ob)， 处理器可以以各种性能状态或级别操作，即从P0到PN。通常，P1性能状态可以对应于可 以由0S请求的最高保证性能状态。除了这一 P1状态之外，0S可以进一步请求更高的性 能状态，即P0状态。因此，这一 P0状态可以是机会或涡轮（turbo)模式状态，其中，在功 率和/或热预算可用时，处理器硬件可以把处理器或至少其部分配置为以高于保证频率的 频率操作。在多种实现中，处理器可以包括多个高于保证最大频率的所谓的面元频率（bin frequency)，也称为P1频率，其超过具体处理器的最大峰值频率。另外，根据ACPI，处理器 可以以各种功率状态或水平操作。对于功率状态，ACPI指定不同的功率消耗状态，通常称 为C状态，即C0、C1到Cn状态。当核活跃时，它运行在C0状态，且当核空闲时，它可以被置 于核低功率状态，也称为核非零C状态（例如，C1状态-C6状态），且每一 C状态处于更低 的功率消耗水平（使得C6是比C1更深的低功率状态，等等）。
[0023] 在操作中，功率控制单元138可以从例如操作系统或在操作系统上操作的软件实 体接收到把核120a置于具有空闲状态电压的空闲状态（例如C1)的指令。响应于该指令， IVR 125a可以把小于空闲状态电压的保留电压提供给核120a，且在核120a维持在保留电 压的同时可以把所存储的数据保留在核120a的一个或多个寄存器和/或其他存储中。可 以独立于提供给其他核120 b-120n电压而设置供给核120 a的保留电压。供给核120 a的电压 减少到小于空闲状态电压的值可以节省由于在核1203内的泄漏而浪费的功率。所节省的 功率可以由多核处理器的其他核使用，例如通过增加一些核的频率。因而，通过独立调整提 供给每一核的电压，例如，减小到数据保留电压（数据保留电压允许正在进行的把数据存 储在核的寄存器或其他存储中），代替增加多核处理器的总体效率，可以改为使用由于泄漏 而可能浪费的功率。
[0024] 在其他实施例中，可以把供给核120a的电压减少到保留电压，该保留电压小于与 另一减少的活动状态--例如C3状态（C3状态中，通常停止所有内部时钟信号且CPU不回 答请求或中断）相关联的或不同于活跃状态的另一减少的活动状态中的减小的电压。在所 供应的电压被减小到保留电压之后，由把所供应的电压减小到保留电压而节省的功率（例 如由于泄漏的减少）可以被分配给多核处理器的其他核，这可以在多核处理器的操作中得 到增加的效率。备选地，相比于在核120a中建立C状态之后没有实现进一步电压减少，作 为进一步减少的电