一种混合缓存器的制造方法
【技术领域】
[0001]本发明涉及存储器件技术领域，尤其涉及一种混合缓存器。
【背景技术】
[0002]随着计算机相关技术的发展，计算机已经应用在生活中的方方面面。计算机一般是由处理器，存储器和输入输出等部分组成，其中最重要的是处理器和存储器，处理器用来处理数据，而存储器用来缓冲和存储数据。最初的计算机存储结构主要是由处理器和单一的存储器构成，但是随着集成电路的发展，处理器的处理数据的速度越来越快，相应的虽然存储器的读写速度也在变快，但是处理器I的速度和存储器的读写速度之间的差异越来越大，也就是说数据从存储器传输到处理器的过程中的延迟越来越大，相应的功耗也越来越大。
[0003]为了解决由于处理器的速度和存储器读写速度之间的差异所带来的延时和功耗问题，人们提出了目前广为应用的计算机多级存储结构，以用于解决由于处理器的速度和存储器读写速度之间的差异所带来的延时和功耗问题，人们提出了目前广为应用的计算机多级存储结构由处理器、片上缓存器、内存和片外大容量存储器构成，片上缓存器一般采用静态随机存储器(SRAM)实现，内存一般采用动态随机存储器(DRAM)实现，片外大容量存储器可以为硬盘驱动器(HDD，Hard Disk Driver)，也可以为固态存储器(SSD，Solid StateDriver)。在目前的计算机系统中片上缓存器、内存和片外大容量存储器中读取数据的速度依次降低，延时依次增大，读取数据的功耗依次增大，片上缓存器、内存和片外大容量存储器的存储密度依次增大，相应的成本依次减小，因此处理器要读取片外大容量存储器中的数据时，一般是先从片外大容量存储器中把数据读到内存中，再把数据从内存读到片上缓存器中，最后处理器从片上缓存器中直接读取数据。对于目前广为应用的计算机系统来说，因为片上缓存器的成本太高，所以片上缓存器的存储密度一般都较小，因此在片上缓存器和内存之间就会有大量的数据搬动，也就是说会消耗大量的能量，而且由于内存是用动态随机存储器实现，动态随机存储器由于漏电流的存在，存储的信息会出现丢失的现象，所以为了保证存储的信息不丢失，动态随机存储器一般经过一定的周期就会进行自刷新操作，而动态随机存储器的自刷新操作也会使增加额外的功耗。所以说片上缓存器、内存和大容量片外存储器之间的存储密度比率决定着计算机的性能，如果大容量片外存储器很大，而片上缓存和内存很小，那么在大容量片外存储器和内存、片上缓存之间就存在着大量的数据搬动，这样处理器在读写数据时就会有大量的延迟，消耗更多的能量。如果增大片上缓存器和内存的存储密度，那么虽然处理器在读写数据时的延迟和功耗都减小了，但是却因为片上缓存器和内存的成本较大，增加了系统的成本，同时由于内存自刷新操作会带来一定的功耗，从而使系统的功耗增大。
【发明内容】
[0004]针对上述技术问题，本申请提供了一种混合存储器，应用于计算机的存储结构中，所述混合存储器包括:
[0005]动态随机存储器，包括若干个动态随机存储芯片；
[0006]非易失性存储器，包括若干个非易失性存储芯片，所述动态随机存储器与所述非易失性存储器之间为并行结构或串行结构，以用于数据的缓存或存储；
[0007]自学习模块，分别与所述动态随机存储器和所述非易失性存储器连接，以用于定期检查学习所述计算机用户的操作数据和使用习惯，并根据学习的结果控制所述动态随机存储器与所述非易失性存储器之间为并行结构或串行结构；
[0008]较佳的，所述自学习模块根据学习的结果，将所述计算机用户一段时间内最频繁访问的数据存储在所述非易失性存储器之中。
[0009]较佳的，所述自学模块设置在所述混合存储器内部或外部，由硬件电路或软件实现。
[0010]较佳的，所述计算机的存储结构还包括处理器和片上缓存，所述混合存储器通过所述片上缓存与所述处理器连接，以用于数据的缓存或存储。
[0011]较佳的，所述动态随机存储器与所述非易失性存储器之间为串行结构时，所述动态随机存储器通过所述片上缓存与所述处理器连接，以用于数据的缓存或存储。
[0012]较佳的，所述动态随机存储器与所述非易失性存储器之间为并行结构时，所述动态随机存储器和所述非易失性存储器均通过所述片上缓存与所述处理器连接，以用于数据的缓存或存储。
[0013]较佳的，所述非易失性存储器为3D新型非易失性存储器。
[0014]较佳的，所述动态随机存储器为嵌入式动态随机存储器。
[0015]本发明还提供了一种计算机存储结构，包括所述的混合存储器，以用于所述计算机数据的存储。
[0016]本发明还提供了一种最后一级混合缓存器，包括所述的混合存储器，以用于所述计算机数据的缓存。
[0017]综上所述，由于采用了上述技术方案，本申请的有益效果有:所述最后一级混合缓存器中的自学习模块经过一定时间学习当前用户的行为或使用习惯，根据当前用户的行为或使用习惯动态的配置所述最后一级混合缓存器中的嵌入式动态随机存储器和3D新型非易失性存储器的结构，从而使系统达到最优的能效；将嵌入式动态随机存储器和3D新型非易失性存储器混合在一起作为处理器最后一级缓存，因为3D新型非易失性存储器采用3D工艺制造，所以存储密度可以很大，所以我们可以将和特定用户一定时间内使用习惯相关的大量的数据存储在3D新型非易失性存储器中，减小了处理器在读写该数据时数据的搬动，从而减小了由于数据搬动所带来的延迟和功耗，同时在最后一级混合缓存器中加入一自学习模块，经过一定时间的定期检查学习，将特定用户这段时间最频繁使用的应用程序或数据存储在3D新型非易失性存储器中，减小了处理器处理这些应用程序和数据的延迟和功耗。
【附图说明】
[0018]图1本发明提出的最后一级混合缓存器结构；
[0019]图2本发明提出的最后一级混合缓存器串行结构；
[0020]图3本发明提出的最后一级混合缓存器并行结构；
[0021]图4自学习模块根据不同用户的使用习惯选择最后一级混合缓存器的示意图；
[0022]图5a和5b自学习模块根据统一用户的不同应用程序选择最后一级混合缓存器的示意图；
[0023]图6a和6b自学习模块根据统一用户的相同应用程序的不同子程序选择最后一级混合缓存器的示意图；
[0024]图7实例情况I示意图；
[0025]图8实例情况I示意图；
[0026]图9利用本发明提出的方法实例的示意图；
[0027]图10为因特尔公司提出的计算机存储结构；
[0028]图11为IBM公司提出的计算机存储结构；
[0029]图12为美光公司和海力公司提出的计算机存储结构；
[0030]图13为目前数据中心的结构图；
[0031]图14利用本发明提出的最后一级混合缓存器的数据中心示意图；
[0032]图15为混合存储器的串行结构；
[0033]图16为混合存储器的并行结构；
[0034]图17为加入自学习模块的混合存储器的结构；
[0035]图18a和18b为自学习模块根据不同用户的使用习惯选择混合内存的示意图；
[0036]图19a和19b为自学习模块根据统一用户的不同应用程序选择混合内存的不意图；
[0037]图20a和20b为自学习模块根据统一用户的相同应用程序的不同子程序选择混合内存的不意图。
【具体实施方式】
[0038]下面结合附图对本发明的【具体实施方式】作进一步的说明。
[0039]一种最后一级混合缓存器，具体结构如附图1所示，最后一级混合缓存器由嵌入式的动态随机存储器6_1、超高存储密度的3D新型非易失性存储器6_2和自学习模块6_3组成，其中嵌入式动态随机存储器6_1是由M(M多I)个嵌入式动态随机存储器芯片组成，3D新型非易失性存储器6_2是由N(N彡I)个3D新型非易失性存储器芯片组成。目前嵌入式动态随机存储器6_1的存储密度可以达到很高，比如因特尔在22nm工艺下，每个嵌入式动态随机存储器6_1芯片的存储容量可以达到1Gb，而将在之后的14nm FinFET工艺下，每个嵌入式动态随机存储器6_1芯片的存储容量可以达到几个Gb。
[0040]3D新型非易失性存储器6_2可以为技术逐渐成熟的