控制选择（见图10A-B)，可使 用小命中向量信号应用相同的原理。例如，小命中向量可应用于OR门以便响应于小页命中 生成小命中信号（如以上针对大命中信号所描述的）。该小命中信号可随后用于控制复用 器1002U005和1006,如以上针对大命中信号所描述的那样。此外，尽管以上在特定数量的 高速缓存集合和通道的上下文中描述了本发明的各实施例，本发明的基本原理不限于任何 具体的高速缓存配置。最终，尽管在TLB的上下文中进行了描述，可使用任何类型的高速缓 存实现本发明的基本原理。
[0084] 本发明的各实施例可包括已经在以上描述的各种步骤。这些步骤可体现在可用于 致使通用或专用处理器执行这些步骤的机器可执行指令中。可替代地，可由包含用于执行 这些步骤的硬件逻辑的特定硬件组件或由编程计算机组件和定制硬件组件的任何组合来 执行这些步骤。
[0085] 如在此所描述的，指令可指硬件的特定配置（诸如被配置成用于执行特定操作或 具有预定功能的专用集成电路（ASIC))或存储在体现在非瞬态计算机可读介质中的存储 器内的软件指令。因此，可使用在一个或多个电子设备（例如，终端站、网络元件等等）上 存储并执行的代码和数据实现在图示中示出的技术。这种电子设备使用计算机机器可读介 质（诸如非瞬态计算机机器可读存储介质（例如，磁盘；光盘；随机存取存储器；只读存储 器；闪存设备；相变存储器）和瞬态计算机机器可读通信介质（例如，电、光、声或其他形式 的传播信号一诸如载波、红外信号、数字信号等等））存储并通信（通过网络内部地和/或 使用其他电子设备）代码和数据。此外，这种电子设备通常包括耦合到一个或多个其他组 件（诸如一个或多个存储设备（非瞬态机器可读存储介质）、用户输入/输出设备（例如， 键盘、触摸屏和/或显示器）以及网络连接）的一个或多个处理器的集合。该处理器集合 和其他组件的耦合通常通过一个或多个总线或网桥（也称为总线控制器）。携带网络流量 的存储设备和信号分别表示一个或多个机器可读存储介质和机器可读通信介质。因此，给 定电子设备的存储设备通常存储用于在该电子设备的该一个或多个处理器的集合上执行 的代码和/或数据。当然，可使用软件、固件和/或硬件的不同组合实现本发明的实施例的 一个或多个部分。贯穿本详细描述，为了解释的目的，列出了许多特定细节以便提供本发明 的透彻理解。然而，对本领域普通技术人员将明显的是可在没有这些特定细节中的一些细 节的情况下实践本发明。在某些情况下，未专门详细地描述公知的结构和功能以便避免模 糊本发明的主题。相应地，应当仅在以下权利要求书的意义上判定本发明的范围和精神。
【主权项】
1. 一种方法，包括： 从线性地址读取第一组位和第二组位； 确定所述线性地址是与大页尺寸还是小页尺寸相关联； 如果所述线性地址与第一页尺寸相关联则使用所述第一组位标识第一高速缓存集合， 并且如果所述线性地址与第二页尺寸相关联则使用所述第二组位标识第二高速缓存集合； 以及 如果所述线性地址与第一页尺寸相关联则标识第一高速缓存通道，并且如果所述线性 地址与第二页尺寸相关联则标识第二高速缓存通道。2. 如权利要求1所述的方法，其中，所述集合和通道标识转换后备缓冲器（TLB)中的条 目。3. 如权利要求2所述的方法，其中，确定包括使用所述第一或第二组位标识所述TLB中 的条目以及从所述TLB条目读取指示所述线性地址是与大页还是小页相关联的位。4. 如权利要求1所述的方法，进一步包括： 在没有标识到任何TLB条目时确定已经发生TLB未命中；以及 从存储器内的页表读取用于所述线性地址的物理地址转换。5. 如权利要求4所述的方法，进一步包括： 将所述物理地址转换存储在所述TLB中；以及 将所述TLB条目内的位设置为指示与所述线性地址相关联的页是小页尺寸还是大页 尺寸。6. 如权利要求5所述的方法，进一步包括： 如果与所述线性地址相关联的页是大页尺寸则使用所述第一组位在第一高速缓存集 合内定位所述转换，或者如果与所述线性地址相关联的页是小页尺寸则使用所述第二组位 在第二高速缓存集合内定位所述转换。7. 如权利要求1所述的方法，其中，所述第一高速缓存集合和所述第二高速缓存集合 是同一集合。8. 如权利要求1所述的方法，其中，所述第一高速缓存通道和所述第二高速缓存通道 是同一通道。9. 一种处理器，包括： 第一逻辑，用于从线性地址读取第一组位和第二组位； 第二逻辑，用于确定所述线性地址是与大页尺寸还是小页尺寸相关联； 第三逻辑，用于如果所述线性地址与第一页尺寸相关联则使用所述第一组位标识第一 高速缓存集合，并且如果所述线性地址与第二页尺寸相关联则使用所述第二组位标识第二 高速缓存集合；以及 第四逻辑，用于如果所述线性地址与第一页尺寸相关联则标识第一高速缓存通道，并 且如果所述线性地址与第二页尺寸相关联则标识第二高速缓存通道。10. 如权利要求9所述的处理器，其中，所述集合和通道标识转换后备缓冲器（TLB)中 的条目。11. 如权利要求10所述的处理器，其中，确定包括使用所述第一或第二组位标识所述 TLB中的条目，以及从所述TLB条目读取指示所述线性地址是与大页还是小页相关联的位。12. 如权利要求9所述的处理器，进一步包括： 页未命中处理器，用于当在没有标识到任何TLB条目时确定已经发生TLB未命中时，从 存储器中的页表读取用于所述线性地址的物理地址转换。13. 如权利要求12所述的处理器，其中，所述物理地址转换存储在所述TLB中并且所述 TLB条目中的位被设置为指示与所述线性地址相关联的页是小页尺寸还是大页尺寸。14. 如权利要求13所述的处理器，其中，如果与所述线性地址相关联的页是大页尺寸 则使用所述第一组位在第一高速缓存集合内定位所述转换，或者如果与所述线性地址相关 联的页是小页尺寸则使用所述第二组位在第二高速缓存集合内定位所述转换。15. 如权利要求9所述的处理器，其中，所述第一高速缓存集合和所述第二高速缓存集 合是同一集合。16. 如权利要求9所述的处理器，其中，所述第一高速缓存通道和所述第二高速缓存通 道是同一通道。17. -种系统，包括： 存储器，用于存储程序代码和数据； 输入/输出（IO)通信接口，用于与一个或多个外围设备通信； 网络通信接口，用于将所述系统通信地耦合到网络；以及 处理器，包括： 第一逻辑，用于从线性地址读取第一组位和第二组位； 第二逻辑，用于确定所述线性地址是与大页尺寸还是小页尺寸相关联； 第三逻辑，用于如果所述线性地址与第一页尺寸相关联则使用所述第一组位标识第一 高速缓存集合，并且如果所述线性地址与第二页尺寸相关联则使用所述第二组位标识第二 高速缓存集合；以及 第四逻辑，用于如果所述线性地址与第一页尺寸相关联则标识第一高速缓存通道，并 且如果所述线性地址与第二页尺寸相关联则标识第二高速缓存通道。18. 如权利要求17所述的系统，其中，所述集合和通道标识转换后备缓冲器（TLB)中的 条目。19. 如权利要求17所述的系统，其中，确定包括使用所述第一或第二组位标识所述TLB 中的条目，以及从所述TLB条目读取指示所述线性地址是与大页还是小页相关联的位。20. 如权利要求17所述的系统，进一步包括： 页未命中处理器，用于当在没有标识任何TLB条目时确定已经发生TLB未命中时，从存 储器中的页表读取用于所述线性地址的物理地址转换。21. 如权利要求20所述的系统，其中，所述物理地址转换存储在所述TLB中，并且所述 TLB条目中的位被设置为指示与所述线性地址相关联的页是小页尺寸还是大页尺寸。22. 如权利要求21所述的系统，其中，如果与所述线性地址相关联的页是大页尺寸则 使用所述第一组位在第一高速缓存集合内定位所述转换，或者如果与所述线性地址相关联 的页是小页尺寸则使用所述第二组位在第二高速缓存集合内定位所述转换。23. 如权利要求17所述的系统，其中，所述第一高速缓存集合和所述第二高速缓存集 合是同一集合。24. 如权利要求17所述的系统，其中，所述第一高速缓存通道和所述第二高速缓存通
【专利摘要】一种用于实现多页尺寸转换后备缓冲器(TLB)的装置和方法。例如，根据一个实施例的方法包括：从线性地址读取第一组位和第二组位；确定该线性地址是与大页尺寸还是小页尺寸相关联；如果该线性地址与第一页尺寸相关联则使用该第一组位标识第一高速缓存集合并且如果该线性地址与第二页尺寸相关联则使用该第二组位标识第二高速缓存集合；以及如果该线性地址与第一页尺寸相关联则标识第一高速缓存通道并且如果该线性地址与第二页尺寸相关联则标识第二高速缓存通道。
【IPC分类】G06F12/10
【公开号】CN104937568
【申请号】CN201380062247
【发明人】S·赖金, O·哈玛玛, R·S·查普尔, C·B·拉斯特, H·S·鲁, L·A·翁, G·希尔德什姆
【申请人】英特尔公司
【公开日】2015年9月23日
【申请日】2013年6月20日
【公告号】US20140189192, WO2014105151A1