一种基于多操作系统的多内核处理装置的制造方法
【技术领域】
[0001] 本发明属于航空电子系统中的机载计算机技术领域，特别设及基于多核架构的处 理装置及其方法。
【背景技术】
[0002] 随着新一代航空电子系统对处理性能和集成度的要求越来越高，各分系统中广泛 应用的处理装置必须拥有强大的计算能力、多层缓存结构、高速10接口和矢量运算功能， W应对如任务调度，数据处理，图形绘制等不同分系统的特色需求。另外设备的轻量化和低 功耗化要求，也给处理装置提出了新的挑战。
[0003] 原有的技术路线是通过将多个已经成熟应用的处理装置集成到单个装置上，W达 到系统设计的性能要求。但该种简单的物理堆叠集成要求较大的结构空间，同时装置散热 量的提升也不符合低功耗化的要求。
【发明内容】
[0004] 为了满足设备的轻量化和低功耗化要求，本发明的发明目的在于提供一种基于多 操作系统的多内核处理装置，将处理器的外设资源根据应用需求差异性的分配给不同的内 核进行控制，多个内核之间通过共享内存进行数据通信。该发明相对于传统的技术路线，充 分利用了处理器资源，在功耗未有提升的情况下倍化了处理能力。多个内核上运行的不同 操作系统根据不同应用场合进行特殊定制，W满足系统的多方面需求。
[0005] 本发明的发明目的通过W下技术方案实现：
[0006] -种基于多操作系统的多内核处理装置，包括电源电路、多内核处理器电路、共享 内存电路、数据外存电路、低速通信电路、高速通信电路、调试与下载电路。
[0007] 所述电源电路为多内核处理器电路、共享内存电路、数据外存电路、低速通信电 路、高速通信电路、调试与下载电路适配相应的电源激励；
[0008] 所述多内核处理器电路通过高速通信电路和低速通信电路，接收来自其他装置的 数据信息，通过多内核处理器电路上运行的各个操作系统对数据信息进行处理及发送；
[0009] 所述共享内存电路用于作为数据暂存空间，为多内核处理器电路上运行的各个操 作系统提供数据交互桥梁；
[0010] 所述数据外存电路用于作为非易失性空间，存储多内核处理器电路所处理的数据 信息；
[0011] 所述的低速通信电路用于作为与外界通信的低速通道，实现多内核处理器电路与 其他装置之间接收或发送低速数据信息；
[0012] 所述的高速通信电路用于作为与外界通信的高速通道，实现多内核处理器电路与 其他装置之间接收或发送高速数据信息；
[0013] 所述调试与下载电路用于作为与上位机相连的配置端，下载包括逻辑代码和操作 系统代码的配置项，实现对多内核处理装置的硬件配置。
[0014] 依据上述特征，多内核处理器电路集成了与共享内存电路接口的内存控制器。
[0015] 进一步，所述共享内存电路由1片W上内存巧片堆叠而成，各片内存巧片除共享 地址信号外，其他控制信号均由内存控制器提供。
[0016] 依据上述特征，多内核处理器电路集成了与数据外存电路接口的eLBC总线控制 器。
[0017] 进一步，所述eLBC总线控制器与数据外存电路之间设有1个W上的总线收/发控 制器，通过将总线收/发控制器W菊花链的形式相连并通过片选信号进行区别实现数据外 存电路的扩展。
[0018] 依据上述特征，多内核处理器电路集成了与高速通信电路接口的PCIE控制器和 10/100/1000M化hernet控制器。
[0019] 依据上述特征，多内核处理器电路集成了与低速通信电路接口的双路UART控制 器和通用I/O口。
[0020] 依据上述特征，多内核处理器电路集成了与调试与下载电路接口的JTAG接口。
[0021] 与现有技术相比，本发明的效果在于：
[002引a)由于采用了多核处理器，本发明相比传统的技术路线，在计算能力、多层缓存、 高速10接口和矢量运算方面有较大的改善，同时降低了整个装置的热量和重量，符合机载 电子设备的小型化和低功耗化要求。
[0023] b)又由于采用了多操作系统的技术路线，本发明在面对不同种类应用的需求时， 可W充分利用装置内所有硬件资源，在不同操作系统下实现各应用的目标，提高了对不同 种类应用的适应度。
【附图说明】
[0024] 图1为本发明一种基于多操作系统的多内核处理装置的结构示意图；
[00巧]图2为本发明一种基于多操作系统的多内核处理装置的功能示意图；
[0026] 图3为实施例中多内核处理器电路的结构示意图；
[0027] 图4为实施例中共享内存电路的结构示意图；
[002引图5为实施例中数据外存电路的结构示意图；
[0029] 图6为实施例中低速通信电路的结构示意图；
[0030] 图7为实施例中高速通信电路的结构示意图；
[0031] 图8为双操作系统工作模式图。
【具体实施方式】
[0032] 为使对本发明的结构特征及所达成的功效有更进一步的了解和认识，用W较佳的 实施例及附图配合详细说明，说明如下：
[0033] 如图1所示一种基于双操作系统的多内核处理装置，包括电源电路、多内核处理 器电路、共享内存电路、数据外存电路、低速通信电路、高速通信电路、调试与下载电路。
[0034] 下面对各个电路的实例进行详细介绍。
[0035] 1、多内核处理器电路
[0036] 所述的多内核处理器电路作为多内核处理装置的处理核屯、，通过高速通信电路和 低速通信电路，接收来自其他装置的任务控制、数据处理和图形绘制等数据信息，进行有目 的性的处理及发送。现W化eescale公司的P2020NXE2KFC处理器为例对多内核处理器电 路进行详细介绍。如图3所示。
[0037] P2020NXE2KFC拥有了 2个e500内核，集成了与共享内存电路接口的内存控制器， 集成了与数据外存电路接口的eLBC总线控制器，集成了与高速通信电路接口的PCIE控制 器和10/100/1000M化hernet控制器，集成了与低速通信电路接口的双路UART控制器和通 用I/O 口，集成了与调试与下载电路接口的JTAG接口。P2020NXE2KFC由电源电路提供恰当 的多路电源激励，经过JTAG接口配置后，通过高速/低速总线控制器接收对应接口电路的 数据信息，通过两个e500内核处理后，根据需要或通过内存/外存控制器暂存/永久存储 在内存/外存中，或把处理后的数据通过高速/低速总线控制器发送至对应接口电路。
[0038] 2、共享内存电路
[0039] 在共享内存电路中，内存是数据的暂存单元，接收来自多内核处理器的暂 存数据，不同内核的数据可W在共享内存的特定空间中进行交互。现MICRON的 MT4化128M16JT-125A口孤R3巧片为例对共享内存电路进行详细介绍。如图4所示。
[0040] 共享内存由4片MT"K128M16JT-125AIT孤R3巧片堆叠而成，每片孤R3内存巧片 除共享地址信号外，其他控制信号均由2020NXE2KFC处理器的内存控制器单独提供。4片 DDR3内存巧片构成容量为1GByte的内存空间，用于数据暂存和两个内核之间的数据交互。