)
[0138]-指令解码
[0139]-ALU
[0140]。FMA，乘法器，加法器等等(如果很多，则跨通道复用)
[0141]_FIR(有限脉冲响应滤波器)_在原始水平，例如，乘法器，如上所述的FMA(混合的乘法-加法)
[0142]3) GPU
[0143]-通用浮点/整数ALU
[0144]。跨线程复用(时间上和空间上)，与CPU相比增加同样的连续的操作
[0145]。示例单元(类似于CPU):乘法器，除法器，加法器/减法器，倒数，点积，平方根，使用迭代算法实现(牛顿-拉普森)，固定逻辑
[0146]。更长的流水线获益更多
[0147]。非常适用基于线程等价类的过滤(四元组等等)
[0148]-图形特定操作(不同的插值，纹理过滤)
[0149]。在高水平(例如，插值)和低(原始)水平(例如，乘法器，加法器，加法树)复用
[0150]。其他图形流水线上与通用ALU类似的行为(类似属性应用)
[0151]。大量共同值(简单结果产生)与备忘一起省略
[0152]-混合
[0153]。大量共同值乘法和同样的连续操作
[0154]-uTLB:
[0155]。如下所述
[0156]4)显示引擎/组合引擎/显示控制器
[0157]-混合，组合
[0158]-图像增强
[0159]5)MMU，uTLB，MPU
[0160]-对同一地址转换/查询发生在时间上的连续或关闭
[0161]-时钟关闭或隐藏流水线的延迟在这种情况下非常适用。尤其uTLB被更加频繁地访问(并且在同一内存子范围->相同单元操作)
[0162]6)高速缓存，跟踪高速缓存
[0163]7)视频编码和解码
[0164]8)图像信号处理器(ISP)
[0165]-去马赛克，镜头修正降噪，过滤等等
[0166]-图像处理等等
[0167]9)压缩和解压引擎
[0168]10)固定功能单元处理有相似信息的数据集
[0169]尽管这里参照附图详细的描述了本发明实施例，本领域技术人员可以理解的是，本发明不限于这些明确的实施例，在不脱离由权利要求限定的本发明的范围和精神的情况下，可以产生很多的变化和修改。
【主权项】
1.一种数据处理装置，包括: 处理电路，被配置成响应于微操作来执行数据处理操作，所述处理电路具有被配置成存储所述数据处理操作结果的输出寄存器；以及 控制电路，被配置成检测由所述处理电路处理的当前微操作是否将给出与由所述处理电路在所述当前微操作之前处理的最近的有效微操作相同的结果； 其中，如果所述控制电路检测到所述当前微操作将给出与所述最近的有效微操作相同的结果，则所述控制电路被配置为阻止所述处理电路处理所述当前微操作，以便所述输出寄存器不会响应于所述当前微操作而被更新，并且被配置为控制所述处理电路来输出存储在所述输出寄存器中的值作为所述当前微操作的结果。2.如权利要求1所述的数据处理装置，其中，如果所述当前微操作是用于与所述最近的有效微操作相同的数据处理操作并且指定了与所述最近的有效微操作相同的一个或多个操作数，则所述控制电路检测出所述当前微操作将给出与所述最近的有效微操作相同的结果。3.如权利要求2所述的数据处理装置，其中，如果由所述当前微操作指定的操作标识符与由前面的微操作指定的操作标识符相同，则所述控制电路检测出所述当前微操作是用于与所述最近的有效微操作相同的数据处理操作。4.如前述任一项权利要求所述的数据处理装置，其中，如果所述当前微操作和所述最近的有效微操作中的一个能转换为所述当前微操作和所述最近的有效微操作中的另一个，则所述控制电路检测出所述当前微操作将给出与所述最近的有效微操作相同的结果。5.如前述任一项权利要求所述的数据处理装置，其中，所述控制电路被配置为:通过在所述处理电路的至少一部分本来将处理所述当前微操作的处理周期期间，将所述处理电路的至少一部分置于能量节省状态，来阻止所述处理电路处理所述当前微操作。6.如前述任一项权利要求所述的数据处理装置，其中，如果所述控制电路检测出所述当前微操作将给出与所述最近的有效微操作相同的结果，则所述控制电路被配置成:在输出寄存器本来将使用所述当前微操作的结果更新的处理周期期间，时钟关闭输出寄存器的时钟信号。7.如权利要求1到4中任一项所述的数据处理装置，其中，所述控制电路被配置为通过阻止所述当前微操作被传递至所述处理电路，来阻止所述处理电路处理所述当前微操作。8.如权利要求7所述的数据处理装置，其中，如果所述控制电路检测出所述当前微操作将给出与所述最近的有效微操作一样的结果，则所述控制电路被配置成在比如果所述控制电路检测出所述当前微操作将给出与所述最近的有效微操作不同结果更早的处理周期内传递随后的微操作到所述处理电路。9.如权利要求1到6中任一项所述的数据处理装置，其中，所述处理电路包括具有多个流水线阶段的处理流水线；并且 如果所述控制电路检测出所述当前微操作将给出与所述最近的有效微操作相同的结果，则所述控制电路被配置成控制所述处理流水线来传递所述当前微操作通过所述处理流水线，其中所述当前微操作传递过的至少一个流水线阶段在所述当前微操作处于该流水线阶段的处理周期内被置于能量节省状态。10.如权利要求9所述的数据处理装置，其中，所述控制电路被配置成通过时钟关闭所述至少一个流水线阶段的至少一个组件的时钟信号，来将所述至少一个流水线阶段置于能量节省状态。11.如权利要求9或10所述的数据处理装置，其中，所述处理流水线被配置成传播使能信号，其中，所述使能信号为每个流水线阶段指示在该流水线阶段的微操作是否是有效微操作，对于所述使能信号指示其上的微操作是无效微操作的流水线阶段被置于能量节省状??τ O12.如权利要求11所述的数据处理装置，其中，如果所述控制电路检测出所述当前微操作将给出与所述最近的有效微操作相同的结果，则所述控制电路被配置成为所述当前微操作设置所述使能信号以指示所述当前微操作是无效微操作。13.如权利要求11或12所述的数据处理装置，其中，如果所述控制电路检测出所述当前微操作将给出与所述最近的有效微操作相同的结果，则所述控制电路被配置成为所述当前微操作生效匹配信号；并且 如果所述使能信号指示所述当前微操作是有效微操作或者所述当前微操作的所述匹配信号生效，则所述处理流水线被配置成输出存储在输出寄存器内的值作为所述当前微操作的结果。14.如前述任一项权利要求所述的数据处理装置，其中，所述处理电路包括输入寄存器，被配置成存储传递至所述处理电路以用于处理的所述最近的有效微操作的至少一个操作数；以及 通过比较所述当前微操作的至少一个操作数与存储在输入寄存器内的至少一个操作数，所述控制电路检测由所述处理电路处理的当前微操作是否将给出与所述最近的有效微操作相同的结果。15.如前述任一项权利要求所述的数据处理装置，其中，如果与所述当前微操作相关联的控制信号指示所述当前微操作将给出与所述最近的有效微操作相同的结果，则所述控制电路被配置成检测出所述当前微操作将给出与所述最近的有效微操作相同的结果。16.如前述任一项权利要求所述的数据处理装置，包括具有至少一个表条目的表，每个表条目被配置成识别前面的微操作和所述前面的微操作的结果； 其中，所述控制电路被配置成执行表查找来检测所述表是否包括对应的识别前面微操作的表条目，该前面的微操作给出与所述当前微操作相同的结果。17.如权利要求16所述的数据处理装置，其中，如果所述表查找检测出所述表包含对应的表条目，则所述控制电路被配置成阻止所述处理电路处理所述当前微操作，并且控制所述处理电路输出存储在对应的表条目中的所述前面的微操作的结果作为所述当前微操作的结果。18.如权利要求16或17所述的数据处理装置，其中，如果所述控制电路检测出所述当前微操作将给出与最近的有效微操作相同的结果，则所述控制电路被配置成省略表查找。19.如前述任一项权利要求所述的数据处理装置，包括进一步处理电路，被配置成响应于微操作而执行数据处理操作，所述进一步处理电路包括被配置成输出由所述进一步处理电路执行的数据处理操作结果的进一步输出寄存器； 其中，所述控制电路被配置成检测由所述处理电路处理的所述当前微操作是否将给出与由所述进一步处理电路处理的最近的有效微操作相同的结果；以及 如果所述控制电路检测出所述当前微操作将给出与由所述进一步处理电路处理的最近的有效微操作相同的结果，则所述控制电路被配置成阻止所述处理电路处理所述当前微操作并且控制所述处理电路输出存储在所述进一步输出寄存器内的值作为所述当前微操作的结果。20.如前述任一项权利要求所述的数据处理装置，包括发布电路，被配置成发布微操作以由所述处理电路处理； 其中所述控制电路被配置成以与由所述发布电路发布微操作至处理电路的顺序相同的顺序传递所述微操作至所述处理电路。21.—种数据处理装置，包括: 处理装置，用于响应于微操作执行数据处理操作，所述处理装置具有用于存储所述数据处理操作结果的输出寄存器装置；以及 控制装置，用于检测由所述处理装置处理的当前微操作是否将给出与由所述处理装置在所述当前微操作之前处理的最近的有效微操作相同的结果； 其中如果所述控制装置检测出所述当前微操作将给出与所述最近的有效微操作相同的结果，则所述控制装置被配置成阻止所述处理装置处理所述当前微操作，以便所述输出寄存器装置不会响应于所述当前微操作而被更新，并且被配置为控制所述处理装置来输出存储在所述输出寄存器装置内的值作为所述当前微操作的结果。22.一种用于数据处理装置的数据处理方法，所述数据处理装置包括被配置成响应于微操作而执行数据处理操作的处理电路，所述处理电路具有被配置成存储所述数据处理操作结果的输出寄存器； 所述方法包括: 检测由所述处理电路处理的当前微操作是否将给出与由所述处理电路在所述当前微操作之前处理的最近的有效微操作相同的结果；以及 如果检测到所述当前微操作将给出与所述最近的有效微操作相同的结果，则: (i)阻止所述处理电路处理所述当前微操作，以便所述输出寄存器装置不会响应于所述当前微操作而被更新，以及 (ii)输出存储在所述输出寄存器内的值作为所述当前微操作的结果。23.一种本质上如本文参考附图所描述的数据处理装置。24.一种本质上如本文参考附图所描述的方法。
【专利摘要】本发明公开了连续微操作的结果复用。具体公开了具有控制电路150的数据处理装置20，控制电路150用于检测由处理电路4处理的当前微操作是否是与由处理电路4处理的最近的有效微操作一样的数据处理操作并且指定了一样的至少一个操作数。如果是，则控制电路阻止处理电路4处理当前微操作，以便输出寄存器16不会响应于当前微操作而被更新，并且输出存储在输出寄存器16内的当前值作为当前微操作的结果。通过不重复相同计算减少了能量消耗或者提升了性能。
【IPC分类】G06F9/38, G06F9/22
【公开号】CN105022607
【申请号】CN201510170525
【发明人】伊西多罗斯·希德瑞斯, 达仁·克罗克斯福德, 安德鲁·布达斯
【申请人】Arm 有限公司
【公开日】2015年11月4日
【申请日】2015年4月10日
【公告号】US20150301827