一种针对asic设计中网表逻辑冗余的优化方法及系统的制作方法
【技术领域】
[0001]本发明涉及芯片设计技术领域，特别是涉及一种针对ASIC设计中网表逻辑冗余的优化方法及系统。
【背景技术】
[0002]目前，在常规的 ASIC (Applicat1n Specific Integrated Circuits，专用集成电路)芯片的逻辑设计过程中，代码的修改或者版本的更新通常会产生一定的逻辑冗余。这种逻辑冗余虽然不会对芯片功能产生恶劣的影响，但也存在占用芯片资源、提高芯片功耗等多方面的不利影响，因此，对于目前追求极低功耗的芯片而言，减少ASIC设计中的逻辑冗余是一个降低功耗的重要手段和必要环节。
[0003]但是目前业界各大EDA工具对于逻辑冗余的优化去除功能并不完善。在现有的减少ASIC设计逻辑冗余的方法中，常规的逻辑冗余识别、优化方法主要集中在两个方面:一是采用综合工具自动完成部分冗余逻辑的优化，如无负载冗余删除、寄存器合并、逻辑简化等功能。但该方法对某些种类冗余逻辑的识别优化能力有限，比如自反馈冗余就无法识别优化，往往综合后网表中仍然包含不少冗余。对于某些特定设计，冗余度仍然很高。二是通过ASIC逻辑的功能模拟来完成代码覆盖率统计。这通常需要大量的人力和物力来完成系统的功能模拟，将模拟得到的覆盖率信息用于随后的RTL代码分析，人工定位冗余逻辑位置，再进行手工的代码修改。整个过程不仅费时费力，并且人工修改出错的概率还挺高。
[0004]基于此，亟需一种能够克服上述缺点，有效减少ASIC设计逻辑冗余的方法。
【发明内容】
[0005]有鉴于此，本发明提供了一种针对ASIC设计中网表逻辑冗余的优化方法及系统，以达到有效减少ASIC设计逻辑冗余，进而降低设计冗余度的目的。
[0006]为解决上述技术问题，本发明提供一种针对ASIC设计中网表逻辑冗余的优化方法，包括:
[0007]对ASIC设计过程中的网表进行针对逻辑冗余的分析处理，得到初始分析数据；
[0008]提取所述初始分析数据中的冗余特征，并识别出所述网表的逻辑冗余；
[0009]利用所述冗余特征，对所述网表的逻辑冗余进行分类，并利用所述逻辑冗余所属类别对应的划分方式，对所述逻辑冗余进行冗余节点划分，得到所述逻辑冗余的冗余节占.V，
[0010]利用所述逻辑冗余的冗余节点，删除所述逻辑冗余，得到优化后的网表。
[0011]上述方法中，优选的，在识别出所述网表的逻辑冗余之后，还包括:
[0012]利用识别出的所述网表的逻辑冗余，生成冗余识别报告，以便用户对设计中的逻辑冗余进行查看和确认。
[0013]上述方法中，优选的，在得到所述逻辑冗余的冗余节点之后，还包括:
[0014]利用对所述网表的逻辑冗余进行分类的分类结果及对所述逻辑冗余进行冗余节点划分的划分结果，生成冗余分类报告，以便用户对设计中的逻辑冗余进行查看和确认。
[0015]上述方法中，优选的，在得到所述优化后的网表之后，还包括:
[0016]对所述优化后的网表进行逻辑等价性检查，以验证冗余优化的正确性。
[0017]上述方法中，优选的，所述对ASIC设计过程中的网表进行针对逻辑冗余的分析处理，得到初始分析数据，包括:
[0018]利用综合工具对所述网表进行逻辑综合，得到综合后的网表；
[0019]对所述综合后的网表进行逻辑等价性检查，得到所述初始分析数据。
[0020]本发明还提供了一种针对ASIC设计中网表逻辑冗余的优化系统，包括:
[0021]初始分析数据确定单元，用于对ASIC设计过程中的网表进行针对逻辑冗余的分析处理，得到初始分析数据；
[0022]识别单元，用于提取所述初始分析数据中的冗余特征，并识别出所述网表的逻辑冗余；
[0023]分类单元，用于利用所述冗余特征，对所述网表的逻辑冗余进行分类，并利用所述逻辑冗余所属类别对应的划分方式，对所述逻辑冗余进行冗余节点划分，得到所述逻辑冗余的冗余节点；
[0024]删除单元，用于利用所述逻辑冗余的冗余节点，删除所述逻辑冗余，得到优化后的网表。
[0025]上述系统中，优选的，还包括:
[0026]冗余识别报告生成单元，用于在所述识别单元识别出所述网表的逻辑冗余之后，利用识别出的所述网表的逻辑冗余，生成冗余识别报告，以便用户对设计中的逻辑冗余进行查看和确认；
[0027]上述系统中，优选的，还包括:
[0028]冗余分类报告生成单元，用于在所述分类单元得到所述逻辑冗余的冗余节点之后，利用对所述网表的逻辑冗余进行分类的分类结果及对所述逻辑冗余进行冗余节点划分的划分结果，生成冗余分类报告，以便用户对设计中的逻辑冗余进行查看和确认。
[0029]上述系统中，优选的，还包括:
[0030]逻辑等价性检查单元，用于在删除单元得到所述优化后的网表之后，对所述优化后的网表进行逻辑等价性检查，以验证冗余优化的正确性。
[0031]上述系统中，优选的，所述初始分析数据确定单元包括:
[0032]逻辑综合子单元，用于利用综合工具对所述网表进行逻辑综合，得到综合后的网表;
[0033]初始分析数据确定子单元，用于对所述综合后的网表进行逻辑等价性检查，得到所述初始分析数据。
[0034]以上本发明提供的针对ASIC设计中网表逻辑冗余的优化方法及系统中，先利用常规手段得到网表的初始分析数据，然后，提取初始分析数据中的冗余特征，并识别出网表的逻辑冗余；接着，也是本发明最重要的地方，利用识别出来的冗余特征对网表的逻辑冗余进行细致分类，即使是自反馈冗余或者是其它现有技术中无法识别进行优化处理的类别也能分类出来，然后利用该逻辑冗余所属类别对应的划分方式，对该逻辑冗余进行冗余节点划分，得到这个逻辑冗余的冗余节点；最后，当知道某个逻辑冗余的全部冗余节点时，就能够知道这个逻辑冗余的边界，然后就可以参照这个边界自动删除逻辑冗余，得到优化后的网表。相较现有技术，本发明能识别出更多类别的逻辑冗余并进行优化，以及能够对不同类别的逻辑冗余进行自动删除，以此，有效地减少了 ASIC设计逻辑冗余，进而降低了设计冗余度。
[0035]并且，本发明所提供的技术方案能够方便地嵌入到常规的ASIC设计流程中，高效地完成设计中冗余逻辑的识别和优化功能，极大地提高了冗余优化的效率。
【附图说明】
[0036]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0037]图1为本发明实施例提供的一种减少ASIC设计逻辑冗余的方法的流程图；
[0038]图2为本发明实施例提供的一种减少ASIC设计逻辑冗余的方法的另一流程图；
[0039]图3为本发明实施例提供的一种减少ASIC设计逻辑冗余的方法的又一流程图；
[0040]图4为本发明实施例提供的一种减少ASIC设计逻辑冗余的方法的逻辑图；
[0041]图5为本发明实施例提供的一种减少ASIC设计逻辑冗余的系统的结构框图示意图。
【具体实施方式】
[0042]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0043]本发明的核心是提供一种针对ASIC设计中网表逻辑冗余的优化方法及系