用于可重构密码处理器的缓存装置的制造方法
【技术领域】
[0001]本发明涉及电子技术领域，特别涉及一种用于可重构密码处理器的缓存装置。
【背景技术】
[0002]随着各种电子技术的发展，用户通过电子产品来传递信息技术的需求日益增多，对网络信息安全的要求也越来越高，为了保证这些信息的安全，通过密码芯片对数据加密为一个行之有效的措施。密码芯片设计在能使用安全性很高的算法的基础上，还需要保证硬件电路本身不能含有太多的关键信息，但传统密码芯片能实现的算法较为单一，难以满足不同密码算法的需求，而且硬件结构也会含有很多算法相关的安全信息，容易被攻击者窃取利用，无法很好地保证可靠性。在这种情况下，相关技术中的可重构密码处理器，通过对通用运算单元阵列进行配置的方式，来实现不同的密码算法，而硬件资源本身不含任何安全信息。
[0003]其中，可重构密码处理器使用了一种新型的处理器构架，结合了软件的灵活性和硬件的高效性，和传统密码芯片相比，不仅可以改变控制流，还可以改变数据通路，具有高性能、低功耗、灵活性好、扩展性好的优点，适合于处理密码算法这样的计算密集型的算法，例如AES，SM3，ZUC，SHA256等。因此可重构密码处理器具有很好的应用前景，也能满足不同密码用户多层次的安全性需求和密码算法不断升级换代的需求。具体地，可重构密码处理器的主体为可重构运算单元阵列(RCA)，RCA具有高度并行运算的特征。同时，在可重构密码处理器的RCA中，运算单元(RC)之间的互联结构可以通过配置的方式动态改变，使得数据之间的传递更加灵活，也能更好地实现数据流的高速并行处理。
[0004]然而，由于可重构密码器的RCA规模是一定的，不同的密码算法到阵列的映射也不同，甚至可能出现算法中的某些结构需要增加配置次数才能映射到阵列中得以实现，但配置之间的数据是相关的，如果使用外部存储器来对这些需要调用的中间数据进行读写，外部存储器本身较慢的读写速度就会降低可重构密码处理器的计算性能。
[0005]综上所述，相关技术中的可重构密码处理器无法很好地实现密码算法所需的不同类型数据的缓存，导致无法很好地满足分组密码算法在可重构密码器上高效实现，有待改进。
【发明内容】
[0006]本发明旨在至少在一定程度上解决上述相关技术中的技术问题之一。
[0007]为此，本发明的目的在于提出一种用于可重构密码处理器的缓存装置，该缓存装置可以满足不同类型数据的缓存，结构简单。
[0008]为达到上述目的，本发明实施例提出了一种用于可重构密码处理器的缓存装置，所述可重构密码处理器包括配置模块、传输模块与处理模块，其中，所述配置模块用于获取配置参数并进行分配，所述传输模块用于获取待处理数据并根据分配的配置参数发送所述待处理数据，所述处理模块用于根据分配的配置参数对获取的待处理数据进行处理以得到处理数据，并将所述处理数据发送至所述传输模块进行输出，所述缓存装置包括:数据加载模块，用于根据配置信息和输入的FIFO (First Input First Output，先入先出队列)数据进入对应的工作模式，以将所述FIFO数据发送给至少一个数据通道；通道次序记录缓存，用于记录所述FIFO数据送入每个数据通道的输入次序；输出数据管理模块，用于根据所述输入次序输出所述处理模块输出的FIFO数据；以及中间数据和反馈控制模块，用于根据中间数据进入对应的工作模式，以对在需要进一步处理的中间数据进行缓存，以及对阵列配置所需的中间数据进行缓存。
[0009]根据本发明实施例提出的用于可重构密码处理器的缓存装置，通过多条数据通道进行数据传输，从而满足不同层次的要求，提高并行运算能力，通过多种工作模块对可重构密码处理器在计算过程中不同类型的数据进行高效地管理和传输，保证加解密码芯片的数据流运转中有序性和高效性，很好地满足分组密码算法在可重构密码处理器上的高效实现。
[0010]另外，根据本发明上述实施例的用于可重构密码处理器的缓存装置还可以具有如下附加的技术特征:
[0011 ] 进一步地，在本发明的一个实施例中，所述工作模式包括单通道数据传输模式、多通道数据传输模式、分次传输模式、反馈数据控制模式与中间数据缓存模式。
[0012]进一步地，在本发明的一个实施例中，所述多通道数据传输模式为将所述处理模块的运算单元阵列划分为多个区域，每个区域相互并行执行运算操作，并且所述每个区域对应一个数据通道，以同时进行数据交互。
[0013]进一步地，在本发明的一个实施例中，所述缓存装置用于所述可重构密码处理器的数据通路中。
[0014]进一步地，在本发明的一个实施例中，所述至少一个数据通道具有优先级。
[0015]本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
【附图说明】
[0016]本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中:
[0017]图1为相关技术中的可重构阵列内数据缓存结构示意图；
[0018]图2为根据本发明一个实施例的可重构密码处理器的结构示意图；
[0019]图3为根据本发明一个实施例的用于可重构密码处理器的缓存装置的结构示意图
[0020]图4为根据本发明一个实施例的单通道数据传输模式示意图；
[0021]图5为根据本发明一个实施例的多通道数据传输模式示意图；
[0022]图6为根据本发明一个实施例的分次传输模式不意图；
[0023]图7为根据本发明一个实施例的反馈数据控制模式示意图；以及
[0024]图8为根据本发明一个实施例的中间数据缓存模式示意图。
【具体实施方式】
[0025]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
[0026]此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0027]在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
[0028]在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
[0029]下面在描述根据本发明实施例提出的用于可重构密码处理器的缓存装置之前，先来简单描述一下相关技术中的可重构阵列内数据缓存的装置和方法，其中，参照图1所示，装置具体包括:
[0030]输入数据缓存器，用于从外部存储器中读入数据，并进行缓存，待需要时将数据输出至处理单元阵列；
[0031]处理单元阵列，用于从输入数据缓存器或通用寄存器堆读入数据，并对数据进行逻